当前位置： >>
《微机原理与接口技术(第二版)》课后答案马维华版
思考与习题参考答案2 《微型计算机及接口技术》第 2 章 思考与习题参考答案2-1 简述微处理器的主要性能指标，性能公式（2-1）说明了什么？ 答：微处理器的主要性能指标如下表所示性能指标参数 字长 主频 外频 FSB 频率 工作电压 制造工艺 地址线宽度 数据线宽度 协处理器 流水线技术 超标量结构 L1/L2/L3
Cache SIMD 核心架构 功耗 含义 内部处理二进制数的位数 处理器核心工作频率 外部总线的核心频率（基准频率） 前端总线频率 处理器核心工作电压 指管子之间的最小线距 处理器外部地址线条数， 决定物理地址空间 2m 处理器外部数据线条数，决定对外访问能力 是否内置协处理器，性能如何 流水线级数 多条指令流水线，含流水线级数 一级/二级/三级高速缓存 单指令处理多个数据的能力 处理器采用的核心架构类型 反应处理器消耗的功率 功耗＝动态电容×电压×电压×频率 示例 8,16,32,64 100MHz,3.2GHz 33MHz,66MHz,100MHz 266MHz,533MHz,800MHz,1330MHz 5V，3V，1.8V，1.2V 0.13μm,90nm,65nm,45nm 20,32,36 8 位，16 位，32 位，64 位 X87 5 级，12 级，14 级，20 级，31 级等 1 个,2 个，3 个,4 个，8 个 8KB,16KB,512KB,4MB MMX,SSE,SSE2,SSE3,SSSE3,SSE4 P5,P6,NetBurst,Core 50W,25W 等公式（2－1）: 性能＝核心频率×每个周期执行指令的条数 说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器 代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期 执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因 此从 Cure 系列开始注重提高每个周期指令执行的条数来提高性能。 2-2 简述微处理器的工作方式、各工作方式的含义和区别是什么 ?它们之间是如何切换的？ 答： 1.五种工作方式：实地址方式、保护虚地址方式、虚拟 86 方式、系统管理方式以及 IA-32E 方式。 2.含义： (1)实地址方式是指处理器工作在
编程环境下的工作方式。 (2)保护地址方式， 又称保护虚地址方式， 简称保护方式 ， 是真正发挥处理器潜能的一种工作方式。 所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺 利执行。 (3)虚拟 86 方式是指一个多任务的环境，即模拟多个 8086 的工作方式。在这个方式之下，处理器 被模拟成多个 8086 微处理器同时工作。 (4) 系统管理方式（SMM）是为实现特定功能及系统安全提供的一种工作方式，SMM 的功能主要 包括电源管理以及为操作系统和正在运行的程序提供安全性。SMM 最显著的应用就是电源管理。 以上四种方式是 IA-32 所有处理器所具有的工作方式。 (5)从后期的 P4 到以 Core 为核心的处理器开始支持 64 位扩展技术， 引入了 IA-32E 工作方式。 在 这种方式下，处理器支持两种模式即兼容的工作方式（兼容 IA-32 处理器的方式）和 64 位工 作方式。 在兼容模式下，允许在 64 位操作系统下运行原来的 16 位和 32 位应用程序，采用 EM64T 技术，支持 64 位操作，同时支持 36 位的地址，支持 64 位线性地址，默认的地址空间为 64 位，默认的数据宽度 为 32 位，指令允许 32/64 地址和 32/64 数据的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之为具有 64 位功能的 32 位处理器。国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 33.工作方式的相互转换如下图所示。实地址 方式 PE=1 SMI 复位或 RSM 指令复位或 PE=0 保护 SMI RSMPG=1,LMA=1系统管理 方式 SMI复 位方式LMA=0VM=1IA-32E VM=0 方式 SMI RSMRSM虚拟 86 方式2-3 IA-32E 方式兼容模式和 64 位模式下，Cure 2 Duo 系列处理器能够寻址的物理地址空间分别有 多大？为什么把具有 IA-32E 模式的处理器称为 32/64 位处理器，而不直接称为 64 位处理器？ 答： （1） 具有 IA-32E 工作方式处理器在兼容模式下， 最大支持的 32 位地址空间， 而在 64 位方式下， 采用 EM64T 技术，支持 64 位操作，同时支持 36 位的物理地址，支持 64 位线性地址，默认的地址空 间为 64 位。 （2）由于具有 IA-32E 方式的处理器默认的数据宽度为 32 位，指令允许 32/64 地址和 32/64 数据 的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之 为具有 64 位功能的 32 位处理器。 2-4 为什么要引入流水线技术？什么是超标量结构？ 说明从 80486 到 Cure 2 Quard 处理器所具有 的指令流水线的条数、级数以及单周期可执行简单指令的条数。 答：引入流水线技术目的就是提高指令的执行效率，超标量结构是指具有两条及以上指令流水线 的处理器的结构。从 80486 到 Cure 2 Quard 具有的流水线级数、流水线条数及单周期执行简单指令的 条数如下表所示。处理器 流水线级数 流水线个数 单周期执指条数 80486 Pentium Pentium Pro PentiumII 5 1 1 5 2 2 12 3 3 12 3 3 PentiumII I 12 3 3 Pentium4 20(478) 31(775 ) 3(2 个倍速) 5 (1＋2×2) Cure 2 Duo 14 4×2 8 Cure 2 Quard 14 4×4 162-5 到目前为止，Intel 基于个人计算机的微处理器有哪些核心架构，其各自的突出特点有哪些？ 答： Intel 微处理器的核心体系结构：80X86 架构（、8 和 80486）、P5 架 MMX Pentium） P6 架构 PentiumⅡ和 Pentium Ⅲ） NetBurst 架构 构 （Pentium、 、 （Pentium Pro、 、 （Pentium 4）和 Core 架构（Pentium Dual-Core、Core 2 Duo、Core 2 Quad 和 Core 2 Extreme 等）。 80X86 架构基本采用 CISC（复杂指令集计算机）技术，从
内部的 2 个独立而又相互配 合工作的部件，到 80286 增加到 4 个部件，开始支持保护方式；进入 32 位时代，80386 内部增加到 6 个部件， 开始虚拟 86 方式， 支持虚拟存储器和， 到了 80486 内部增加到 8 个部件， 开始支持影子内存， 并增加了 Cache 部件和浮点运行部件。处理器内部并行操作的部件不断增多，主频不断提高，新技术 不断融入，是不断适应新的要求发展起来的微处理器架构。 字长是 16 位的 Intel 体系结构， 而 80386 和 80486 却是 32 位的 Intel 体系结构，称为 IA-32。 P5 架构采用 RISC 与 CISC 相结合的技术，采用两条指令流水线，外部数据线首次采用 64 条，数4 《微型计算机及接口技术》据 Cache 和指令 Cache 开始分离，首次采用分支指令预测功能，使效率大大提高。 P6 架构采用三条指令流水线，Cache 扩大，并引入二级 Cache，大大地加快了数据读取和命中率， 提高了性能，支持多媒体扩展技术 MMX。 NetBurst 架构首次采用快速执行引擎，使简单 ALU 速度加倍，采用超级流水线技术（20 级，31 级），先进的动态执行，创新的 Cache 子系统（Trace Cache 上），超标量发射以实现并行性，扩充的 可重命名的硬件寄存器，支持更新的多媒体扩展指令等。 Core 微架构拥有双核心、64 位指令集、4 发射的超标量体系结构（核心特点）和乱序执行机制等 技术，支持 36 位的物理寻址，支持 Intel 所有的扩展指令集。Core 微架构的每个内核拥有 L1 指令 Cache、双端口 L1 数据 Cache，2 个内核共同拥有共享式二级缓存。Core 架构采用了每条超级指令流 水线 14 级，其流水线效率大幅度提升。全新的整数与浮点单元，Core 具备了 3 个 64 位的整数执行单 元，每一个都可以单独完成的 64 位整数运算操作，即 Core 能够在一个周期内同时完成 3 组 64 位的整 数运算。 2-6
微处理器由哪两个关键部分组成，其功能主要包括哪些？说明二者是如何配合工作 的。 答：（1）组成： 由两个既相互独立，又相互配合，并行操作的重要部件组成总线接口 部件 BIU 和执行部件 EU 组成。 （2）总线接口部件 BIU 的功能：负责微处理器内部与外部（存储器和 I/O 接口）的信息传递。 BIU 完成的主要任务包括：取指令、传送数据以及计算物理地址；执行部件 EU 的功能：主要功能简 单地说就是执行全部指令。EU 完成以下几个主要任务：指令译码、执行指令、向 BIU 传送地址信息 以及管理通用寄存器和标志寄存器。 （3）配合工作：只要指令队列不满， BIU 就去取指令，只要指令队列有指令，EU 就执行指令， 则 二者同时进行。EU 向 BIU 指供地址信息，BIU 计算物理地址，并指向目标地址并取数据或指令或送 数据到目标地址，而 EU 负责运算和处理。BIU 和 EU 既相互独立又相互配置并行流水作业。 2-7 80286 由哪几个主要部件组成?各自的功能是什么？与 8086 有什么不同？ 答：1.组成：80286 微处理器内部共有四个功能部件：地址部件 AU、总线部件 BU、指令部件 IU 和执行部件 EU。 2.功能：(1)总线部件 BU 负责内外信息交换；（2）指令部件 IU 负责从预取队列中取代码并进行 译码，然后放入 3 条指令的指令队列中；（3）地址部件 AU 负责物理地址的生成；（4）执行的 EU 负责指令的执行。 3.与 8086 的不同点： （1）地址线条数不同，因此寻址空间不一样（ 8086：20 条寻址 1MB，8028624 条寻址 16MB） （2）内部结构不同，比 8086 多了两个部件,同时多了一个指令队列（已译码的指令队列） （3）速度提高（8086:5MHz,80286:16MHz） （4）多了一种工作方式，支持多任务中，虚拟内存，寻址方式不同 2-8 80386 与 80286 相比内部由几个主要部件组成？各部件的功能是什么 ? 答：1.组成：6 个部件：总线部件 BU、指令预取部件 IPU、指令译码部件 IDU、执行部件 EU、分 段部件 SU 和分页部件 PU。 2.功能： (1) 总线部件 BU：提供与外部（存储器以及 I/O）的接口环境（地址线、数据线和控制线的驱动 等） 在 80386 内部， 。 指令预取部件要从存储器中取指令、 执行部件在执行指令时要访问存储器或 I/O，国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 5分页部件形成物理地址后，都要发出总线周期的请求，BU 会根据优先级对这些请求进行仲裁，从而有 序地服务于多个请求，并产生相应的总线操作所需要的信号，包括地址信号、读/写控制信号等。BU 还提供了与协处理器如 80387 或 80287 的接口。 （2）指令预取部件 IPU 通过 BU 按顺序向存储器取指令并放到 16 个字节的预取指令队中，为指 令译码部件提供有效的指令。 （3）指令译码部件 IDU 从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在 3 条指令的队列中，送给执行部件。 （4）执行部件 EU 包括 ALU 以及 64 位的桶形移位寄存器和 8 个 32 位的通用寄存器及保护检测 EU 电路等， 从 IDU 中取出已译码的指令后， 立即通过控制电路产生各种控制信号送到内部各个部件， 从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过 BU 与外部交换数 据。 （5）分段部件 SU 将 EU 送来的两路 32 位有效地址(包括逻辑地址 48 位：16 位选择子和 32 位段 内偏移地址)通过描述符的数据结构形成 32 位的线性地址。 （6）分页部件 PU 接收到线性地址后，通过两次页转换将其变换为实际的 32 位物理地址。 2-9 简述 P5 架构的 Pentium 处理器的结构特点。 答：(1) 与 80X86 系列微处理器兼容 (2) RISC 型超标量结构：两条指令流水线（U＋V） (3) 高性能的浮点运算器 (4) 双重分离式高速缓存： 将指令高速缓存与数据高速缓存分离， 各自拥有独立的 8KB 高速缓存， 使其能全速执行，减少等待及传送数据时间。 (5) 增强了错误检测与报告功能： 内部增强了错误检测与报告功能，特别引进了在片功能冗余检测 （FRC），并采用了一种能降低出错的六晶体管存储单元。 (6) 64 位数据总线：使用 64 位的数据总线( 为 32 位)。 (7) 分支指令预测：处理器内部采用了分支预测的技术，大大提高了流水线执行效率。 (8) 常用指令固化及微代码改进 (9) 系统管理方式：在实地址方式、保护方式、虚拟 86 方式的基础上，增加了 SMM（系统管理 方式）。 2-10 Pentium 处理器的Ｕ和Ｖ两条指令流水线的功能是什么？主频为 100MHz 的 Pentium 处理器， 最快执行两条指令的时间为多少 ns？ 答：（1）U 流水线主要用于执行复杂指令，而 V 流水线只能执行简单指令。 100MHz 主频其一个时钟周期为 1/100 (us)=10ns。 （2） 最快执行两条指令的时间是一个时钟周期， 2-11 简述 Pentium 处理器的 BTB 的功能。 答：BTB（分支目标缓冲器）可对分支指令进行预测，目的是提高流水线执行效率。在 Pentium 微处理器中， 使用了 BTB 预测分支指令， 这样可在分支指令进入指令流水线之前预先安排指令的顺序， 而不致使指令流水线的执行产生停滞或混乱。 2-12 简述 P6 架构的处理器的主要特点，基于该架构的 PentiumII 和 PentiumIII 特点如何？ 答：1.架构的主要特点如下： （1）三条超标量指令流水线，每条 12 级超流水线（细分也可认为 14 级），使一个时钟周期内可 同时执行三条简单指令。 （2） 5 个并行处理单元：两个整数运算部件，一个装入，一个存储，1 个浮点运算部件（FPU）。6 《微型计算机及接口技术》（3）8KB 两路相关指令高速缓存，8KB 四路相关数据高速缓存。 （4）专用全速总线上的二级高速缓存与 微处理器紧密相联。 （5）事务处理 I/O 总线和非封锁高速缓存分级结构。 （6）错序执行，动态分支预测和推理执行。 2. Pentium II 处理器的显著特点有： （1）双重独立总线（DIB）体系结构 能同时使用具有纠错功能的 64 位系统总线和具有可选纠错功能的 64 位 Cache 总线。 （2）多重跳转分支预测 通过多条分支预测程序执行，加快了工作向处理器的流动。 （3）数据流分析 分析并重排指令，使指令以优化的顺序执行，与原始程序的顺序无关。 （4）指令推测执行 通过预先查看程序计数器 PC 并执行那些将要执行的指令，提高了速率。 （5）采用 Intel MMX 技术 包括了 57 条增强的 MMX 指令技术，可处理视频、声频及图像数据。 Penitum Ⅲ与 Pentium Ⅱ相比，主要参数特点如下： （1）主频 450MH 以上到 1.1GHz （2）总线频率 100MHz/133MHz （3）新增加 70 条 SSE 指令 （4）2.0V 供电，0.25 到 0.18 微米工艺制造 （5）32KB 的 L1 以主频速度工作，512KB 的 L2 以主频一半速度工作 2-15 Pentium 4 处理器， 一个时钟周期内可执行多少条简单？如果 3.0GHz 的 Pentium 4 执行 9 条简 单指令，最快需要多长时间执行完？ 答：P4 内部有一个复杂指令流水线和两个快速流水线，快速流水线倍速工作，因此每个时钟可执 行 5 条简单指令。3GHz 对应的周期为 1/3ns,9*1/3=3ns 即 9 条指令最短可在 3ns 内执行完毕。 2-17 一个典型的 Cure 2 Duo 处理器一个时钟可以执行多少条简单指令？ 2.0GHz 的 Cure 2 Duo 处 理器在 1ns 内最快能执行多少条简单指令？ 答：由于 Cure 2 Duo 是典型的双核处理器，每个内核有 4 个译码器和相关执行单元，即有 4 条指 令流水线， 因此， 单一时钟可执行简单指令 4×2＝8 条； 时钟频率 2GHz 即时钟周期为 0.5ns， 即要 0.5ns 内可执行简单指令 8 条，1ns/0.5ns×8=16 条，即 2GHz 的 Cure 2 Duo 可在 1ns 内指行 16 条简单指令 。 2-18 总结一下
到 Cure 2 Duo 处理器外部地址线、数据线条数、通用寄存器的位数以及 所处的工作方式。各自的位长以及所能寻址的物理地址空间有多大？ 答：从 8086 到 Cure 2 Duo 的相关参数如下表所示表。国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 7处理器 8086 主要参数 通用寄存器位数 即位长 外部数据线条数 外部地址线条数 16 16 20 16 8 20 16 16 24 实方式 工作方式 实方式 实方式 保护方式 保护 V86 保护、V86 32 32 32 实方式 32 32 32 实方式 32 64 32 32 64 36
Pentium Pentium ProPentium Pentium II MMX 32 64 32 32 64 36 32 64 36 32 64 36 Pentium III Pentium 4Core 2 Duo (双核) 32/64 64 36Core 2 Quad (四核) 32/64 64 36Core 2 Extreme (至尊) 32/64 64 36 实、保护、V86、系 统管理、IA-32EV86、 实，保护、 实、保护、 实、保护、 实、保护、 实、保护、 实、保护、 实、 保护、 实、保护、 V86、 系统管 V86、 系统管 V86 系统管 V86 系统管 V86、系统管 V86、系统管 系统管理、 V86、 系统管 理 理 理 理 理 理、超线程 IA-32E 理、IA-32E2-20 通过复位后寄存器的特点，说明各处理器复位后程序第一条指令存放的地址。 答：复位后 16 位处理器
以及 80286 系统复位后内部除 CS=FFFFH 外，其余各寄存器全 为 0， 段的起始地址为段寄存器的内容左移 4 位， 因此复位后第一条指令的地址 FFFF0H （CS×16+IP） 。 IA-32 处理器复位后内部地址相关寄存器的状态为：EIP=0000FFF0H，CS=F000H，CS.BASE(代码 段 基 地 址 ) ＝ FFFF0000H， SS ＝ DS ＝ ES＝ FS＝ GS ＝ 0000H ， 其 它 段 的 段 基 地 址 均 为 0 ， GDTR＝ FFFFH,IDTR＝FFFFH。即 GDTR 和 IDTR 描述的基地址全为 0，界限均为 FFFFH。 LDTR＝0,对应的基地址为 0,界限为 FFFFH， IA-32 处理器复位后的第一条指令的地址为=段基地址＋偏移地址＝FFFF0000 + FFF0H = FFFFFFF0H。 即
复位地址 FFFF0H，80386～Cure 2 Duo 复位地址为 FFFFFFF0H。 2-22 IA-32 处理器的 CR0、CR2、CR3 和 CR4 的名称及功能是什么？CR0 中与寻址有关的控制位 有哪些？CR4 中对于具有 36 条地址线的处理器有哪里相关控制位？ 答：（1）控制寄存器名称及功能如下表所示标识 CR0 CR2 CR3 CR4 机器状态寄存器 页故障地址寄存器 址。 页目录表基址寄存器 扩展控制寄存器 CR4（从 Pentium 开始） 保存着页目录表的物理基地址及两个属性 包括了几个结构的扩展并指示对特殊处理器性能的支持， 位物理地 36 址及不同而大小的支持等 名称 功能 存放处理器的状态和控制位，决定处理器的工作模式 保存着发生页故障，产生异常中断之前所访问的最后一个页的线性地（2）CR0 与寻址有关的主要控制位有 CR0.0（PE）保护允许，CR0.31（PG）分页允许 CR4 中与 36 位地址相关的控制位有：CR4.5（PAE）页地址扩展，对于基于 36 位地址的处理器， PAE=1 允许使用 36 位地址，访问 64GB 的存储空间，PAE=0 只有访问使用 32 位地址线， 寻址 4GB； CR4.7（PGE）页全局允许，针对基于 36 条地址线的处理器(P6 开始引入)的页全局允许，PGE=1 允许全局页特征，PGE=0 禁止全局页特征； 2-26 已经从内存 1FF00000 开始存放 12H, 34H, 56H, 78H, 90H, ABH, CDH, EFH, 11H, 22H, 33H, 44H, 55H, 66H, 77H, 88H，99H,00H,AAH,BBH,CCH,DDH,EEH,FFH，试说明从 1FF00000H 开始取一个 双四字的值，从 1FF00008H 开始取双字的值，以及从 1F00010H 开始取四字和一个字的值。 解：从 1FF00000H 开始的双四字的值＝2211EFCDABH 从 1FF00008H 开始的双字的值＝H8 《微型计算机及接口技术》从 1FF00010H 开始的四字的值＝FFEEDDCCBBAA0099H 从 1FF00010H 开始的一个字的值＝ 对于 8086 最小模式填写下列表格DT / R 0 0 1 1 M / IO 0 1 0 1 RD 0 0 1 1 WR 1 1 0 0对应的操作 读 I/O 接口 读存储器 写 I/O 接口 写存储器指令示例 IN AL,DX MOV AL,[SI] OUT DX,AL MOV [DI],AL2-29
的外部时钟接 5MHz，试问在 RESET 引脚需要多少 uS 时间的高电平，系统才能复 位，复位后
内部的状态如何？在读内存时如果需要插入 2 个等待周期，这 2 个等待周期的 位置如何？如果该内存单元 54300H 中的数据为 3AH，54301H 中的数据为 B6H，读内存这一个字需要 多少 uS 的时间？试画出读取由 54300H 开始一个字的时序图。 答：（1） 需要至少 4 个时钟周期才可复位，每个时钟周期为 1/5us，因此在 RESET 引 脚需 4×1/5=0.8us 的时间才能复位，复位后除 CS＝FFFFH 外，其它寄存器全为 0,指令队列也清除 （2）插入的等待周期在 T3 和 T4 之间 （3）读内存在插入 2 个等待周期时需要 4＋2＝6 个时钟周期的时间即 6×0.2=1.2us 物理地址＝54300H，高 4 位地址为 5（0101B），低 16 位地址为 4300H，数据 B63AH，因此对应 读时序如图所示。CLKT1T2T3TwTwT4M/IO A19~A16 6 AD15~A0 BHE/S7 ALE RD DT/R DEN 5 4300H B63AH2-30 对于 80386～Pentium 处理器，填写下表。 操作类型 指令示例 M/IO W/R D/C 0 0 1 IN AX,DX 读 I/O 0 1 1 OUT DX,AX 写 I/O 1 0 0 读存储器代码 无 1 0 1 读存储器数据 MOV AX,[SI] 1 1 1 MOV 写存储器数据 [DI],AX 2-35 对于 IA-32 或 Intel 64 处理器采用 16 位运算（用 16 位寄存器），求以下运算结果及相应 各标志位： (1) H (2) H (3) 54E3H-27A0H (4) 1A9FH+E561H国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 9解：（1） H=99A0H 11 1001 + 10 01
AF=1,PE=1,ZF=0,CF=0,OF=1,SF=1 (2) H=755EH 00 0101 + 01 01
AF=0,PE=1,ZF=0,CF=0,OF=0,SF=0 (3)法 1 直接相减 54E3H-27A0H=2D43H 10 0011 - 10 01
AF=0,PE=0,ZF=0,CF=0,OF=0,SF=0 法 2 变减为加 54E3H-27A0H=54E3+D860H=2D43H 10 0011 + 10 0 11 AF=0,PE=0,ZF=0,CF=1,OF=0,SF=0 (4) 1A9FH+E561= 11 + 10 0 00 AF=1,PE=1,ZF=1,CF=1,OF=0,SF=0 2-36 386,80486,Pentium,Pentium Pro,Pentium II,Pentium III,Pentium 4,Cure 2 内部通用寄存器的位数、段寄存器的位数、外部地址线和数据线的条数分别为多少?求其寻址范围及带 符号数表示范围。 答：相应参数见下表所示。10 《微型计算机及接口技术》处理器
主要参数 通用寄存器位数即位 长 段寄存器位数 外部数据线条数 外部地址线条数 寻址范围 16 16 16 20 0－FFFFFH 32 16 32 32 32 16 32 32 32 16 64 32 32 16 64 36 32 16 64 36 32 16 64 36 32 16 64 36 32/64 16 64 36 32/64 16 64 36 32/64 16 64 36
Pentium Pentium Pro Pentium II Pentium III Pentium 4 (双核) (四核) (至尊)Core 2 DuoCore 2 QuadCore 2 ExtremeH－FFFFFFFFH -231～231-1H－FFFFFFFFFH -231～231-1 支持-263～263-1有符号数表示的范围 -215～215-12-40 简述段基址、偏移地址、逻辑地址和物理地址的含义及其相互关系。 答：段基址是该段物理地址的起始地址或首地址，偏移地址指的是离段基的偏移量， 将存放在段 寄存器中的内容与偏移地址合称为逻辑地址，通常用段寄存器内容:偏移地址表示逻辑地址。在实地址 方式下，逻辑地址包含了段地址（20 位段起始物理地址的高 16 位）和偏移地址，在保护方式下逻辑 地址包含了段选择子（决定起始物理地址存放位置）和偏移地址。物理地址可由逻辑地址来决定，物 理地址＝段基址＋偏移地址。只是段基址在不同模式下的求法不同。 2-43 内存数据如下表所示，指出实地址方式下，执行下列程序段后 AX 中的值。 MOV AX,1100H MOV DS,AX MOV BX,200H MOV AX,[BX+62H] 表 2.26 题 地址 数据 ： ： H H H H H H AH H 2-43 和 2-50 表（内存数据分布情况） 地址 数据 地址 数据 ： ： ： ： H H H H H H F2H H H H H H H H FH H H FFH解：从程序段知 DS＝1100H，有效地址＝200H＋62H＝262H，因此物理地址＝11000H＋262H＝ 11262H，11262H 开始的一个字为 7539H，所以 AX＝ IA-32 处理器在实地址方式下各寄存器的值如下，求当前的存储单元地址。(偏移量在 EAX、 ECX、ESP、ESI 和 EDI 中) (1) DS=2000H， EAX=H (3) SS=C000H， ESP=H (2)DS=1A00，ESI=H (4)DS=1239H，EDI=H解：（1）物理地址＝DS×16＋EAX＝20000H＋H＝H （2）物理地址＝DS×16＋ESI＝1A000H+01C000H （3）物理地址＝SS×16＋ESP＝CA000H=000CA000H （4）物理地址＝DS×16＋ESI＝1A000H=H 2-46 试定义 IA-32 处理器的两个段描述符来描述一个存储器段，均为一个可写、向上增长的用户 访 问 的 在 物 理 存 储 器 中 、 未 访 问 过 的 数 据 段 ， （ 1） 地 址 范 围 为 H～ 03001FFFH， （ 2） 7FFFFFH。国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 11解：（1）定义段描述符就是确定段基址、段界和相关属性 段基址＝H，段界＝末地址－首地址＝1FFFH，属性 G＝0,D＝1,AVL＝0, 访问权字节, P＝1，DPL＝11，S＝1, TYPE＝001，A＝0，对照描述符格式31…………………24 23 段基址（B31-B24） 22 21 20 19……16 15 14 13 P DPL 12 G D/B ０ AVL 段界(L19-L16) 7………………0 基地址 S Type A (B23-B16) 段界(L15-L0) 11 10 9 8 4 0基地址（B15-B0）所以段描述符为： 03 41 F2 FFFH (2) 段 基 址 ＝ H ， 段 大 小 ＝ 027FFFFFH-H ＋ 1=017FFFFFH ＝ H&FFFFFH ＋ 1 因 此 ， G ＝ 1, 由 于 段 大 小 ＝ （ 段 界 ＋ 1 ） × 4K ， 因 此 段 界 ＝ 段 大 小 /4K-1=K-1=-180H-1=0017FH，其它属性同上，则段描述符＝01C1FFH 2-48 已知从 H 开始存放 FFH，01H，00H，04H，10H，F2H，0AH，06H，FFH，03H， 00H，00H，10H，F2H，40H，02H，从 H 开始存放 35H，36H，31H，30H，30H，32H，39H， 38H， 3AH， DS=000BH， EBX=0000002H， GDTR=FFFH， CR0=H， CR3=H， 对于 IA-32 处理器，执行指令 MOV EAX，[EBX]时： （1） （2） （3） （4） （5） 求源操作数对应的描述符表可存放描述符个数 求源操作数对应段描述符的值以及该描述符描述段的地址范围 求源操作数所对应的物理地址 求指令执行后 EAX 中的内容。 从已知条件中还能得到什么信息？解：DS＝000BH＝00 1011B， 对照选择子的格式可知 TI＝0,选中 GDT 表，RPL＝11 为普通用户使用，索引×8＝08H （1）GDT 表可存放的描述符的个数由索引决定，由于索引共有 13 位，因此可寻找 2 ＝8K 个描 述符； （2）先找出描述符存放的首地址＝GDT 表首址（GDTR 高 32 位）＋索引×8＝H＋08H ＝H，以段描述符为 03FFH，描述符描述的段的大小取决于段界和 G，对 照 段 描 述 符 的 格 式 可 知 G ＝ 0, 段 界 ＝ 003FFH, 段 基 址 ＝ H ， 因 此 段 地 址 范 围 为 H～0210003FFH； （3）CR0＝H，因此 PE＝1,PG＝0,是分段而不分页的保护方式，因此 CR3 多余，段内 偏 移 地 址 ＝ EBX 的 值 ＝ H ， 因 此 物 理 地 址 ＝ 段 基 址 ＋ 段 内 偏 移 地 址 ＝ H＋ H＝H； （4）H 开始的 4 个字节就是 EAX 的值＝H； （5）由段描述符可知，G＝0,D＝1 为 32 位数据，此外决定其它属性的主要是访问权字节，访问 权字节中为 F2H＝B，即 P＝1 表示数据在物理存储器中，DPL＝11 表示一般用户程序访 问的数据，S＝1 表示段描述符，A＝0 表示该段还没有被访问过，TYPE＝001 表示该段是向上增 长的可写的数据段。 2-49 已 知 内 存 中 的数 据 如 表 5.16 所 示 ，对 于 IA-32 处 理 器 ， 已 知 内部 相 应 寄存 器 的 值 为 ： ESI=H，DS=SS=ES=FS=GS=1003H。GDT 表和 LDT 表的首地址均为 0，CR4＝0。内存数据 如下所示。 [ESI]对应源操作数的物理地址及指令执行后 EAX 中 （1） CR0=H 时指令 MOV EAX， 当 的值。1312 《微型计算机及接口技术》[ESI]对应源操作数的物理地址及指令执行后 EAX （2） CR0=H 时 求指令 MOV EAX， 当 中的值。该段的最多能容纳多少字节数据？根据访问权字节说明该段是什么样的段 ，是否存在存储器 中?地址 ： 011260H 数据 ： 00H 70H 00H 01H 75H 39H 2AH 00H 地址 ： 011000H 数据 ： 00H 01H 11H 47H 32H 30H 30H 39H 地址 ： 001000H 数据 ： 00H 40H F3H 01H 00H 00H 1FH FFH解：CR4＝0 表示没有页的扩展，默认 4KB 页大小 （1）由 CR0＝H 可知，PE＝0,处于实地址方式，因此物理地址＝段地址×16＋偏移地址 EAX 的值＝75392A00H； ＝10030H＋H＝H， 由表可知执行完 MOV EAX,[ESI]之后， （ 2 ） 由 CR0 ＝ H 知 PE ＝ 1 且 PG ＝ 0 为 仅 分 段 的 保 护 方 式 ， 由 DS ＝ 1003H ＝ 0011B，可知，TI＝0 选择的是 GDT 表，RPL＝11 表示一般用户访问，索引×8＝1000H 段描述符存放的首地址＝GDT 表首址＋索引×8＝H，所以通过上表可知， 段描述符＝1FFFH，段基址＝H，段界＝01FFFH，G＝0,段内偏移量＝ESI ＝H,因此物理地址＝段基址＋偏移地址＝H＋H＝H，由表可得执 行 MOV EAX，[ESI]后，EAX 的值就是从 H 开始的 4 个字节，即 EAX＝H； 由于 G＝0 时段大小＝段界＋1＝01FFFH＋1＝2000H＝8192 字节，即可容纳 8192 字节的数据 访问权字节＝F3H＝B，A＝1 该已经被访问过，同 P＝1 在物理存储器中，是向上增长的 可写的数据段。国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 13第 5 章 思考与习题参考答案5-3 说明 SRAM、DRAM、MROM、PROM、EPROM 及 FRAM 的特点及简单工作原理。 答：SRAM 靠双稳态触发器的两个稳定状态存储信息的；DRAM 靠极间电容的充放电来存储信息的；MROM 靠 光刻技术确定是否保留 MOS 管决定信息的，跨接 MOS 管，信息为 0,没有跨接 MOS 管，信息为 1；PROM 是靠熔丝 的通断决定信息的，没有熔断，则信息为 1,熔断信息为 1；EPROM 是靠雪崩注入式场效应管（FAMOS 管）的浮置栅 是否积累足够的电荷来存储信息的，有足够的电荷积累，则记录信息 0,没有足够的电荷积累信息记录；FRAM 是靠铁 电电容来存储信息的。 5-4 已知一个 SRAM 芯片的容量为 4M×8，该芯片有一个片选信号引脚和一个读/写控制引脚，问该芯片至少有 多少个引脚？ 解： SRAM 的引脚的确定从地址线、 数据线、 控制线及电源线四方面考虑， 地址线 m 决定字数， m=4M,因此 m=22, 2 容量 4M×8，所以 n=8，片选一条，读写控制一个，电源线 2 条，芯片共有引脚＝22＋8＋1＋1＋2＝34 条。 5-5 已知一个 DRAM 芯片外部引脚信号中有 4 条数据线,11 条地址线，则其容量最大有多大？ 解：DRAM 的容量＝22×11×4＝16M 位。（注意地址线与单元数的关系与 SRAM 不同）5-6 50ns 的 512M×8 的 DRAM 芯片， 其外部数据线和地址线为多少条？1 秒钟至少可存取多少次？如果总线速度 为 50MHz 的微机系统，在访问存储器时要不要插入等待周期？ 解：（1）寻址的地址线＝log2 (单元数)=log2 (512M)=log2 (229 )=29 条，由于 DRAM 的外部地址线是内部的一半，因 此 DRAM 的外部地址线为 15 条,数据线 8 条， 1s/50ns=109 /50= 次， 即每秒可存取 2 千万次， 总线速度为 50MHz, 即 总 线 时 钟 周 期 为 1/50MHz=0.02us=20ns ， 因 此 比 50ns 快 ， 因 此 需 要 插 入 等 待 周 期 ， 要 插 入 2 个 等 待 周 期 20ns+20ns*2=60ns，才能正常访问 50ns 的存储器。 5-9 试计算外频（内存模块的核心频率）为 100MHz 时 DDR、DDR2、DDR3 的带宽。 解：由于 DDR、DDR2 和 DDR3 数据宽度为 64 位，100MHz 下的速度如下： (1) DDR：100MHz×2×64/8＝1600MB/s (2) DDR2:100MHz×4×64/8=3200MB/s (3) DDR3:100MHz×4×2×64/8＝6400MB/s 5-10 已知 RAM 的容量为 (1) 16K×8 (2) 64K×8 (3) 128K×8 (4) 256K×8如果 RAM 的起始地址为 3450H，则各 RAM 对应的末地址为多少？ 解：（1）16K×8,单元数 16K＝24×210 =3FFFH+1,所以末地址＝首地址＋大小－1＝3450H＋3FFFH＝744FH （2）64K＝216 =FFFFH+1，末地址＝3450H＋FFFFH＝1344FH （3）128K＝217 ＝1FFFFH＋1,末地址＝3450H＋1FFFFH＝2344FH （4）256K＝218 ＝3FFFFH＋1,末地址＝3450H＋3FFFFH＝4344FH 5-11 如果一个应用系统中 ROM 为 8KB， 最后一个单元地址为 57FFH， RAM 紧接着 ROM 后面编址， RAM 为 16KB， 求该系统中存储器的第一个地址和最后一个单元地址。 解：ROM 最后一个单元为 57FFH，8K＝213 ＝1FFFH＋1,因此首地址＝末地址－（大小－1）＝57FFH－1FFFH＝ 3800H，由于 RAM 紧跟 ROM 后面编址，因此 RAM 的首地址＝57FFH＋1＝5800H，RAM 大小 16K＝214 ＝3FFFH＋1, 所以 RAM 的最后地址就是系统存储器的末地址（最后一个单元的地址）＝5800H＋3FFFH＝97FFH14 《微型计算机及接口技术》 5-12 有一个存储体由 SRAM 构成，其地址线 15 条，数据线为 8 条，则 (1) 该存储体能够存储多少个汉字？ (2) 如果该存储体由 2K×4 位的芯片组成，需要多少片？ (3) 采用什么方法扩展？需多少根地址线选择这些芯片？ 解： 1） （ SRAM 容量＝215×8＝32KB， 能存储汉字 32KB/2= 16K 个＝16384 个 （2）32K×8/（2K×4）=16×2＝32 片 （3）由于单元数和位数都有增加，因此采用字位全扩展方法，需要的地 址线选择芯片取决于字数的增加，2K 增加到 32K，即分别选择的存储器模块 有 16 个，因此需要 4 根额外的地址线来通过 4－16 译码器来选择,这 16 个 8 位的存储器模块（每个模块 8 位，由两片 2K×4 构成）。 5-16 写出图 5.43(a)所示的片选信号 CS 以及(b)中 Y0～Y7 对应的端口地址。NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vcc A14 A13 A8 A9 A11 OE/VPP A10 CE D7 D6 D5 D4 D3图 5.42 题 5-15 图(a) 图 5.43 题 5-16 图(b)解：(a)由 CS＝0 可知：A9＝0,A8＝0,A7＝0,A6＝1,A5＝1,A4＝1,A3＝1,A2＝1,A1＝1,A0＝1,地址＝B ＝07FH； (b)由 3－8 译码器使能端有效即 E3＝1,E2＝E1＝0 知：A9＝1,A8＝0,A7＝0,A6＝1,A5＝0,A4＝1，A3＝0 Y0:A2A1A0=000，因此 Y0 的地址＝B＝250H Y1:A2A1A0=001，因此 Y1 的地址＝B＝251H Y2:A2A1A0=010，因此 Y2 的地址＝B＝252H Y3:A2A1A0=011，因此 Y3 的地址＝B＝253H Y4:A2A1A0=100，因此 Y4 的地址＝B＝254H Y5:A2A1A0=101，因此 Y5 的地址＝B＝255H Y6:A2A1A0=110，因此 Y6 的地址＝B＝256H Y7:A2A1A0=111，因此 Y7 的地址＝B＝257H 5-17 某系统的存储器配备两种芯片即 32K×8 的 EPROM 和 32K×8 的 SRAM，采用 74LS138 译码器输出作片选 信号。如图 5.44 所示。 (1) 确定每一片存储器芯片的地址范围 (2) 编程将 4#的 32KB 数据传送到 7#存储区域国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 15WR D7~D0 RDOE D7~D0 27256 (1#) CS A14~A0 OE D7~D0 27256 (2#) CS A14-A0 OE D7~D0EPROM74LS138 A19 A18 M/IO G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y627256(3#) CS A14~A0A17 A16 A15C B AWED7~D0WE CSD7~D0 A14~A062256 (4#) CS A14~A062256(5#)WE D7~D0 62256(6#) CS A14~A0WE D7~D0 62256(7#) CS A14~A0A14~A0SRAM图 5.44 题 5-17 图 解： （1）3－8 译码器的使能端有效可知 A19＝1A18＝0 1＃：Y0：A17A16A15＝000，A14～A0＝0……0～1……1,地址范围：80000H～87FFFH 2＃：Y1：A17A16A15＝001，A14～A0＝0……0～1……1,地址范围：88000H～8FFFFH 3＃：Y2：A17A16A15＝010，A14～A0＝0……0～1……1,地址范围：90000H～97FFFH 4＃：Y3：A17A16A15＝011，A14～A0＝0……0～1……1,地址范围：98000H～9FFFFH 5＃：Y4：A17A16A15＝100，A14～A0＝0……0～1……1,地址范围：A0000H～A7FFFH 6＃：Y5：A17A16A15＝101，A14～A0＝0……0～1……1,地址范围：A8000H～AFFFFH 7＃：Y6：A17A16A15＝110，A14～A0＝0……0～1……1,地址范围：B0000H～B8FFFH （2）用串操作指令完成 MOV AX,9000H MOV DS,AX MOV SI,8000H ；数据段段内偏移量起始地址 8000H ;不仿设数据段地址 9000HMOV AX,0B000H；设附加数据段地址 B000H MOV ES,AX MOV DI,0 CLD MOV CX,32*1024 REP MOVSB ;附加数据段段内偏移量起始地址 0 ;在 DF=0 让地址增加 ;32KB 大小数据传输用普通数据传送指令完成 MOV AX,9000H MOV DS,AX MOV SI,8000H ；数据段段内偏移量起始地址 8000H ;不仿设数据段地址 9000HMOV AX,0B000H；设附加数据段地址 B000H MOV ES,AX MOV DI,0 MOV CX,32*1024 REPLP0: MOV AX，[SI] MOV ES:[DI],AX INC SI INC DI LOOP REPLP0 ;附加数据段段内偏移量起始地址 0 ;32KB 大小数据传输16 《微型计算机及接口技术》 5-21 简述 、80386、Pentium、Pentium II、Pentium III、Pentium4 以及 Cure 2 系统存储器的组成形式。 解： 8088 为 8 位存储器组织，共一个 8 位存储体，总容量最大 1MB； 8086 和 80286 为 16 位存储器组织，共 2 个 8 位存储体，1 个偶地址存储体和 1 个奇地址存储体，其中 8086 的每个存储体最大 512KB，共 1MB，而 80286 每个 8MB，共 16MB； 80386 为 32 位存储器组成，共 4 个 8 位存储体，每个最大 1MB，共 4GB； Pentium~Cure2 均为 64 位存储器组织，共 8 个 8 位存储体，Pentium 每个存储体最大 512MB，共 4GB， PentiumII~Cure2 每个最大 8GB，共 64GB。 5-22 简述内存的层次结构。 解：内存有三个层次即 Cache、主存储器和虚拟存储器，其中 Cache 容量小、最快、价格高，虚拟存储器最慢， 容量大，价格低。 5-23 CMOS 的功能是什么？如何对其操作？写出将年月日时分秒的值读出后存入 H 开始的内存区域 的程序片段。 解：CMOS 主要包括实时钟及 CMOS RAM，因此其主要功能有产生实时钟及保存设置和配置信息。对 CMOS 的 操作分两个步骤：（1）向 70H 写 CMOS 地址；（2）对 71H 读或写数据 MOV AX,1000H MOV DS,AX MOV DI,2000H INC DI MOV AL,09H ;年单元 OUT 70H,AL IN AL,71H MOV [DI],AL MOV AL,08H ;月单元 OUT 70H,AL IN AL,71H MOV [DI],AL INC DI MOV AL,07H ;日单元 OUT 70H,AL IN AL,71H MOV [DI],AL INC DI MOV AL,4 ;时单元 OUT 70H,AL IN AL,71H MOV [DI],AL INC DI MOV AL,2 ;分单元 OUT 70H,AL IN AL,71H MOV [DI],AL INC DI MOV AL,0 ;秒单元 OUT 70H,AL IN AL,71H MOV [DI],AL国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 17第 6 章 思考与习题参考答案6-2 简述微处理器与 I/O 设备之间的接口信息。 答：微处理器与外设之间交换的信息概括起来有数据信息、状态信息和控制信息。 微机中的数据信息通常有数字量、模拟量和开关量三种基本形式。 (1) (2) 数字量信息：是以连续几位二进制形式表示的数或字符,数字量信息可直接与微处理器连接 模拟量信息：是时间上连续变化的量，如电流、电压等都是模拟量信息。由于微处理器只 能直接处理数字量信息，因此这些模拟量信息在从外界输入微机前或微机处理之后送到外 界时都必须相应转换，如 A/D 或 D/A 变换等. (3) 开关量信息：是只有两个状态的量，如电路的开与关、阀门的合与断等等。一个开关量只 需一位二进制数来表示。 状态信息是外部设备向微处理器提供外设当前工作状态的信息，微处理器接收到这些状态就可以 了解外设的情况，适时准确地进行有效的数据传送。 常见的外设状态信息如输入设备准备好信号（READY）、输出设备是否忙（BUSY）等等。 控制信息是微处理器通过 I/O 接口向外部设备发送控制命令的信息。 控制命令主要用于 I/O 设备的 工作方式设置等。 数据信息、状态信息还是控制信息，它们都是通过系统的数据总线传送的，因此，广义上讲数据 信息、状态信息和控制信息都是数据信息。 6-3 简述 I/O 编址方式及各自的特点。 答：I/O 端口地址的编址有两种基本方法：存储器映射编址（统一编址）和 I/O 映射编址（独立编 址）。 存储器映射 I/O（Memory-Mapped I/O）编址就是 I/O 端口的地址与存储器的地址统一混合编址， 即把一个 I/O 口地址看作是一个存储单元。在这种编址方式中，I/O 口地址与内存单元统一安排在整个 内存空间中。对 I/O 的读写相当于对存储器的读写，即只用访问存储器的指令，而无需用 IN 或 OUT 指令即可对 I/O 进行访问。 采用这种编址方法的优点是： ● 微处理器对外设的操作可使用全部的存储器操作指令，指令多，使用方便。 ● 内存与外设地址分布相同。 ●无需专用的 I/O 指令。 其缺点是： ● 外设占用了内存单元，使内存空间减少。 ● 寻址速度比专用 I/O 指令慢。 I/O 映射编址（Input/Ouptput Mapped）是指 I/O 端口与存储器分开独立编址，即 I/O 端口和存储器 都有自己的一套地址空间，而且互不相干。这样，I/O 端口不占用内存空间，但在这种编址方式下，必 须采用专用的 I/O 指令（IN 或 OUT 指令）才能访问 I/O 设备。 采用 I/O 映射的优点是： ● I/O 设备不占用内存单元，节约了内存空间。 ● 指令执行速度快。 从 8086 到 Pentium，仅支持 I/O 映射的编址方法，而 P6 架构及之后的处理器既支持 I/O 映射编址18 《微型计算机及接口技术》又支持存储器映射编址，即除了用 IN/OUT 等专用 I/O 指令外，还可以用访问存储器的指令访问被映 射的 I/O 端口。 6-4 微机系统中的 16 位、 位以及 64 位 I/O 组织的特点是什么？各自由哪些信号线访问 I/O 端口？ 32 答：16 位采用 2 个 8 位 I/O 体，32 位采用 4 个 8 位 I/O 体，64 位采用 8 个 8 位 I/O 体构成完整的 I/O 系统。 I/O 不管是哪一种形式， 端口地址范围 0000H~FFFFH， 处理器仅提供 16 条地址线来寻址 I/O。 主要信号线有： 16 位 I/O 组织的 ：A15~A0 以及 IORC、 IOWC 和 BHE ； 32 位的 I/O 组织 80386～Pentium：A15~A2 以及 BE0 ~ BE3 、 IORC 和 IOWC ； 64 位的 I/O 组织 Pentium Pro～Cure 2：A15~A3 以及 BE0 ~ BE7 、 IORC 和 IOWC 。 6-5 简述 I/O 指令 IN 和 OUT 的含义（结合时序图）。 解： IORC 及 IOWC 由处理器的读/写控制信号与存储器/IO 选择信号等通过外围电路组合产生如 下：IN 和 OUT 指令操作对应的时序关系如图所示。ABus ADS IORC DBusP8 或 DX 指示的地址A B us ADS IOWC D B usP 8或 D X指 示 的 地 址(a)IN 指令操作时序(b)OUT 指令操作时序IN 指令是将指定外部设备的数据读入到累加器中， 如图(a)所示， 指令， IN AL， IN 如 DX 执行时， DX 指示的地址有效选中相应 I/O 端口， 同时 ADS为低电平， 将地址锁存， 处理器在外围电路的作用下， 产生的 IORC控制信号有效，在该信号的上升沿，将外设的数据通过数据总线 DBus 读入内部，送累加 器 AL 中。 OUT 指令是将累加器的数据写入指定的外部设备中，如图(b)所示，OUT 指令，如 OUT DX,AX 执 行时，DX 指示的地址有效选中相应 I/O 端口，同时 ADS为低电平，将地址锁存，处理器在外围电路的 作用下， 产生的 IOWC 控制信号有效， 在该信号的上升沿， 将累加器 AX 中的数据， 通过数据总线 DBus， 送给外设。 6-6 简述 I/O 的主要控制方式及其特点。 答：主要的输入输出（主机与外设间的数据传送）控制方式有直接程序控制方式、中断控制方式、 直接存储器存取控制方式等。 直接程序方式分为无条件传送方式和查询传送方式。在程序确信外设已经准备就绪，或外设没有国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 19必要提供准备就绪信号的情况下，就不需要去查询外设的状态而直接进行数据传送的方式称为无条件 传送方式。这种方式常用于简单外部设备的输入输出中。 在条件传送方式下， 首先查询外设状态， 满足条件时才进行数据的传送， 因此也叫查询传送方式。 在外设状态满足要求时，外设通过 I/O 接口向微处理器发出要求数据传送的请求信号，接到请求 信号后，微处理器才去响应，执行输入或输出操作。这就是中断控制的输入输出方式或中断传送方式 （简称中断方式）。 DMA 传送方式是在内存与外设之间开辟的专用数据通道，这个数据通道在 DMA 控制器硬件的控 制下，直接进行数据交换而不通过微处理器，不用 I/O 指令。这样，数据传送的速度上限取决于存储 器的存取速度。DMA 方式传送时，由 DMA 控制器向微处理器请求总线服务，微处理器响应后让出总 线，这时系统总线由 DMA 支配并接管。数据的输入和输出完全由 DMA 控制器指挥。因此除微处理器 外，DMA 控制器也是主控设备之一。 为了让处理器彻底摆脱管理和控制 I/O 设备的负担，引入了 I/O 处理机控制方式。这种方式下，由 专用 I/O 协处理器负责 I/O 操作和处理。 6-7 通常输入接口和输出接口硬件上需要什么逻辑电路？ 答： 由于不同类型的 I/O 接口都是通过总线接到处理器上的，而处理器与 I/O 接口的数据交换是分 时复用的，也就是说同时仅允许访问一个外部设备，因此在输入时只有被选中的 I/O 接口的数据通过 进入数据总线，其它未被选中的 I/O 接口的数据不能呈现在总线上，因此通常输入接口需要接具有可 控的三态功能的缓冲器，而由于处理器速度很快，又在不断访问存储器或 I/O，为了让外设稳定接到处 理器发送的数据，输出接口需要锁存器。 6-10 已经波特率为 2400bps，字符格式为 7 位数据，1 位校验位，1 位停止位，UART 发送端的波 形如图所示（下方为参考方波，说明该数据是多少（用十六进制表示），采用什么校验？+4.8V 0Vf=2.4KHz 参考方波)解： UART 字符格式知， 由 传送数据是低位在前高位在后， 据已经条件知， 位起始位， 位数据， 1 7 1 位校验位， 位停止位， 10 位为一帧， 1 共 从图中找出起始位 （低电平） 开始的连接 10 位， 图从 2.4KHz 的一个脉冲对应 2400bps 波特率的一个位，即从第 3 个脉冲开始 10 位恰是传送的一帧字符，去掉开始 的起始位，从第 4 个脉冲开始取 7 位数据位，依次是 D0＝1,D1＝1,D2＝0,D3＝1,D4＝0,D5＝1 和 D6 ＝1,校验位＝0,停止位＝1,因此数据为 D6D5D4D3D2D1D0＝1101011B＝3BH，由于校验为 0,因此传送 的字符中（含校验位）1 的个数为 5,奇数，因此为奇校验。 6-12 如果通过 RS-232C 进行双机通信，波特率为 11520bps，字符格式为 1 位停止位，没有校验， 8 位数据，通过示波器得到的波形如图 6-54 所示，上图是 RS－232C 的连接器 DB9－2 脚（RXD）的 波形，下面是为了比较方便输入的频率为 11.52Kz 的参考方波。指出波形对应的数据（用十六进制表 示）。20 《微型计算机及接口技术》RS-232C RXD(DB9-2)引脚波形 +9.6V 0V -9.6V Vf=11.52KHz(参考方波)图 6-54 题 6-11 图 解：分析方法同 6-10，只是逻辑关系是相反的，＋9.6V 对应逻辑 0,－9.6V 对应逻辑 1。 第 3 个参考脉冲对应起始位＋9.6V（逻辑 0）， 数据位从第 4 个脉冲开始的 8 位， 依次为 D0＝1,D1 ＝0,D2＝0,D3＝1,D4＝0,D5＝1,D6＝0,D7＝0,因此传送的数据为 BH 6-15 简述 8255 的工作方式。并说明端口 A 和 B 作为方式 1 输入或输出时，C 端口与之配合的引 脚的含义。 解：8255 有三种工作方式，方式 0,1,和 2,方式 0 为基本的输入输入方式，其输入输出没有固定用 于联络的信号，方式 1 为选通的输入输出方式，A 和 B 口作为 I/O，Ｃ端口指定的位作为联络应用信 号，包括选通信号、输入输出缓冲器满信号和中断信号，方式２为双向通信的方式，主要限于Ａ组的 Ａ端口，Ｃ用于配合，作为联系信号。 Ａ口作为方式１输入时，PC4 作为选通输入信号，PC5 作为输入缓冲器满信号，PC3 作为中断信 号； B 口作为方式１输入时，PC2 作为选通输入信号，PC1 作为输入缓冲器满信号，PC0 作为中断信 号； Ａ口作为方式１输出时，PC6 作为输出缓冲器满信号，PC7 作为应答信号，PC3 作为中断信号； B 口作为方式１输出时，PC1 作为输出缓冲器满信号，PC2 作为应答信号， PC0 作为中断信号 ； 6-16 假设 8255 的端口地址为 60H-63H，试分别编写满足条件的初始化程序： (1) 将 A 组和 B 组设置为方式 0，端口 A 和 B 设成输入端口，C 上半口为输入，下半口为输出。 (2) 将 A 口设为方式 2，B 口设为方式 1 输出。 (3) 将 A 口设为方式 1 输出，B 口为方式 1 输出，PC4 和 PC5 为输出。 解： （1） MOV AL，B OUT 63H，AL （2） MOV AL，B OUT 63H，AL （3） MOV AL，B OUT 63H，AL 6-17 如图 6.55 所示为以 8086 为核心采用 8255 扩展 I/O 接口， 口接一输入设备， 接输出设备， A B PC2 作为检测输入设备的的准备就绪信号 READY，PC6 作为输出设备忙 BUSY 检测端。 (1) 写出 8255 的初始化程序片段国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 21(2) 写出读取输入设备数据并存入内存 ES:DI 指示单元的子程序 (3) 写出从 DS:SI 指示的内存单元取出数据写到输出设备的子程序 (4) 已知 8255 的 PC7 接一上拉电阻，其对地连接一细长微型导线(A 与 B 之间)，PC0 通过驱动接 一蜂鸣器构成一简易防盗报警系统，如果微型导线被碰断，则蜂鸣器发出报警声(蜂鸣器得电1 2 3而响)直到导线被保安人为接上，报警的同时向输出设备发送字符串“Grasp the burglar!”通知D值班人员采取措施。写出有关程序。D7-D0 34 33 32 31 30 29 28 27 U1 74F30 8 WR 36 WR D0 D1 D2 D3 D4 D5 D6 D7 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 4 3 2 1 40 39 38 37 18 19 20 21 22 23 24 25 14 15 16 17 13 12 11 10输入设备M/IO N2 C A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 1 2 3 4 5 6 11 12 N1READYU4 8255输出设备VCCVCCR1 1KA7A1 A0 A5 6 11 12U284 5 U3B 674F326CSBUSYB1 2 3 4RD RESET5 35RD RESETR2 10KBELL74F30BG1 9013A BTitle8 9A1 A0Size A4 Date: File:N10F:\教1图 6.55 题 6-17 图23解：(1) MOV AL,B MOV DX,0FEFFH OUT DX,AL (2) MOV DX,0FEFEH ;C 口 ;RA 口 ;控制口WAITL: IN AL,DX MOV DX,0FEFCH IN AL，DXTEST AL,B ;PC5 JZ WAITL MOV DX,0FEFCH IN AL,DX MOV ES:[DI],AL （3） MOV DX,0FEFEH ;未准备好等待 ;A 口 ;读输入设备数据 ；写入指定内存单元 ;C 口WAITP：IN AL，DX TEST AL，B ；PC6（BUSY） JNZ WAITP MOV AL，DS[SI] MOV DX，0FEFDH OUT DX，AL （4）START: ；B 口 ； 数据输出MOV DX,0FEFEHIN AL,DX TEST AL,80H ;判断 PC722 《微型计算机及接口技术》JNZ BEEP MOV DX，0FEFFH MOV AL，0 ；PC0=0 置复位命令字 OUT DX，AL JMP START BEEP： MOV DX，0FEFFH MOV AL，1 OUT DX，AL ；PC0=1 ；报警 ;18 个字符 ；取消报警MOV SI，OFFSET STRINGS MOV CX，18 WAITB： MOV DX，0FEFFH IN AL，DX TEST AL，B ；BUSY=1？ JNZ WAITB MOV AL，[SI] MOV DX，OFEFDH ；B 口 OUT DX，AL INC SI LOOP WAITB STRINGS DB ‘Grasp the burglar!’ 6-19 已知 8254 的端口地址为 9F0CH~9F0FH，外接时钟频率为 2MHz，利用 8254 的 OUT0 通道产 生周期为 1ms 的方波，OUT1 产生最快的连续脉冲序列，周期为多少？OUT2 产生最大的负脉冲（建 议方式 1），负脉冲的宽度为多少。试编制满足上述要求的程序。 解：（1）满足要求的程序如下 .MODEL SMALL.CODE .STARTUP MOV AL,B MOV DX,9F0FH OUT DX,AL MOV DX,9F0CH MOV AX,2000 OUT DX,AL MOV AL,AH OUT DX,AL MOV ALB MOV DX,9F0FH OUT DX,AL MOV DX,9F0DH MOV AL,2 ;CTC1 通道地址 ;计数常数=2(最快) ;CTC0 通道地址 ;计数常数=2MHz*1000us=2000 ; 实际收入低 8 位初值 ;取高 8 位 ;写高 8 位初值 ;CTC1 命令字:速率发生器方式 ;8254 控制口地址 ;CTC0 命令字:方波信号发生器方式 ;8254 控制口地址国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 23OUT DX,AL MOV ALB MOV DX,9F0FH OUT DX,AL MOV DX,9F0EH MOV AL,0 OUT DX,AL OUT DX,AL .EXIT END;写初值 ;CTC2 命令字:负脉冲信号发生器方式 ;8254 控制口地址 ;CTC2 通道地址 ;计数常数=0000(最大值) ;写初值（2）OUT1 产生最快的连续脉冲序列，1 个周期为 2 个计数时钟，因此周期＝1/2MHz*2=1 OUT2 产 生 最 大 的 负 脉 冲 ， 负 脉 冲 的 宽 度 为 65536 个 计 数 脉 冲 周 期 ＝ 65536 × 1/2MHz=32768us=32.768ms 6-20 已知 8254 的 CLK0 接 5MHz 时钟, 其端口地址为 280H,281H,282H 和 283H 系统采用 16 位的 8086 (1)画出 8254 与系统的连接图, 译码电路自行设计。 (2)要在 OUT0 周期性地产生负脉冲宽度为 2ms 的信号作为定时中断请求信号，写出初始化程序 (3)若利用 8254 产生 1S 为周期的定时中断信号，说明实现方法，画出相应的连接图，并编写相应 程序。 (1) 由地址:280H~283H 知:(地址不重叠,即全译码,I/O 端口 16 条地址线全部要参与译码) A15A14A13A12A11A10A9A8A7A6A5A4A3A2=00 00xx B 电路如下:+5V A15 A14 A13 A12 A11 A10 A9 A7 A8 A6 A5 A4 A3 A2 M/IO AEN 74LS27 GATE0 GATE1 GATE2 74LS30 CS 74LS27 WR RD A1 A0 WR RD A1 A0 CLK0 OUT0 CLK1 OUT1 OUT2 5MHz(2) OUT0 产生 2ms 定时中断信号(方波) MOV AL,B MOV DX,0283H OUT DX,AL ;ctc0 控制字24 《微型计算机及接口技术》MOV AX,20000;初值=5MHz*(2ms*2)=00 ;注意:2ms 仅为负脉冲宽度,因此一个周期=4CTC0 通道 ;写低字节初值MOV DX,280H OUT DX,AL MOV AL,AH OUT DX,AL;写高字节初值 ;ctc1 控制字(3) 将 OUT0 连接到 CLK1,CTC1 初值=1S/4ms= MOV AL,B MOV DX,0283H OUT DX,AL MOV AX,250 MOV DX,281H OUT DX,AL ;初值=1S/4ms=250 ;CTC1 通道 ;写初值国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 25第 7 章 思考与习题参考答案7-2 在中断响应过程中，硬件完成的主要任务有哪些？ 答：从接到中断请求到中断处理之前（转中断服务程序入口地址）这一段时间称为中断响应阶段 或中断响应过程。 对于可屏蔽中断，微处理器响应中断，硬件会自动完成以下几项工作： (1) 中断响应的第一阶段即接到中断申请，处理完当前指令即进入响应周期。 (2) 第二阶段即中断响应周期，在其间微处理器向外部中断控制器发送两个响应脉冲信号 INTA 作 为 INTR 的响应，每一个脉冲占用一个总线周期。第一个响应脉冲通知中断控制器， 微处理器已经响 应外部的中断请求，这时中断控制器准备提供该外部中断的中断类型号。在第二个响应脉冲到来时， 微处理器取走中断控制器提供的中断类型号。 (3) 将标志寄存器中的内容压入堆栈保护，然后清 IF 和 TF 标志，以禁止 INTR 中断引脚以及陷进 和单步中断。 (4) 将断点地址压入堆栈（CS:IP 或 CS:EIP 或 CS:RIP）。 对于外部中断以及陷井异常： 断点地址是指中断时微处理器待执行的下一条指令对应的逻辑地址； 对于故障异常：断点地址是指中断时微处理器待执行的当前指令对应的逻辑地址。 先压入断点地址的 CS，后压入偏移地址 IP 或 EIP 或 RIP。 (5) 微处理器从外部中断控制器取得中断类型号码 n， 通过中断类型号与中断服务程序入口地址的 关系找出该类型对应的段基地址和偏移地址，从而转入中断服务程序入口地址，完成中断响应任 务。 7-4 中断描述符包括了哪些地址信息？ 答：中断描述符描述了某中断对应中断服务程序的入口地址信息及其属性，包括中断服务程序入 口地址所在段的段内偏移地址和段选择子等。每个中断描述符占8个字节，中断描述符格式如下：高地址 P DPL 0 1 偏移地址（A31~A16） 1 1 0 0 0 0 0 0 0 0 0段的选择子 低地址 偏移地址（A15-A0） 图 7.4 中断描述符其中偏移地址A0~A31共32位；段选择子16位，存放在段寄存器中；P为存在位，P=1表明中断描述 符在物理存储器中；DPL为中断描述符特权级两位，共4级，00，01，10，11，其中00为最高级，11为 最低级。 7-5 简述实地址方式和保护地址方式下中断服务程序入口地址的形成方法。 答： 1. 在实方式下，中断类型号 n 与该中断对应的中断向量存放的起始地址之间的关系是： 中断向量存放的起始地址=4×n，即中断类型号为 n 的中断向量存放在从 4n 到 4n+3 这 4 个单元， 其中 4n+3（高字节）,4n+2（低字节）存放中断服务程序入口地址的段地址，而 4n+1（高字节）,4n（低 字节）存放中断服务程序入口地址的偏移地址。因此实方式下的中断服务程序入口地址＝段地址× 16 ＋偏移地址。 2.保护方式下的中断服务程序入口地址是通过中断描述符的结构来寻址的。具体方法如下： （1） 根据中断类型号从中断描述符表中找出中断描述符26 《微型计算机及接口技术》中断描述符在 IDT 中的起始地址=中断类型号 n×8+IDT 基地址，从该地址开始取出 8 个字节即中 断描述符。由中断描述符的格式可知，找到了中断描述符，就找到了偏移地址和选择子。 （2） 通过中断描述符中的选择子从 GDT 或 LDT 中找出段描述符 根据中断描述符的格式，得到中断描述符中 16 位的段选择子，最低两位为请求特权层，TI 指示该 段在哪个描述符表中（TI=0 选中 GDT，TI=1 选中 LDT），高 13 位为寻找段描述符的索引，通过该索 引从 GDT 或 LDT 表中找到段描述符，段描述符的起始位置= 索引值×8+GDT 或 LDT 基地址，从该 地址开始取出 8 个字节即段描述符。由段描述符格式知，找到了段描述符就找到了段基地址。 （3） 根据段描述符提供的段基地址与中断描述符提供的偏移地址合成入口地址 根据段描述符的格式，对于 IA-32 处理器从段描述符中取出 32 位的段基地址，再与中断描述符中 的 32 位偏移地址相加即可得到 32 位的中断服务程序入口地址。如果是 80286 则段基址与偏移地址均 为 24 位，因此得到的中断服务程序入口地址也是 24 位的。 7-6 已 知 内 存 单 元 中 有 关 单 元 存 放 的 信 息 如 表 7.7 所 示 ， CR0=H ，IDT 的 首 地 址 为 H，GDT 首地址为 H，求保护方式下类型号为 11H 的中断服务程序入口地址。 内存地址 10810EH 0010810FH 108117H ： 200C21H 200C23H 表 7.7 题 7-5 内存数据分布 数据(H) 内存地址 数据(H) 内存地址 数据(H) 85
6500008AH 13 FF H C6 6500008BH 81 1F F 6500008CH 00 00 ： ： 6500008DH EE 70
6500008EH 42 00 H C7 6500008FH 00 F2 0670825AH 13 H FF 44 0670825BH 00
01 0670825CH 00
： 0670825DH EE
B6 0670825EH 45
80 0670825FH 32
06 D 解：CR0=H 知 PG=0,PE=1 保护方式 中断描述符首地址=IDT 表首地址+中断类型号*8=H*8=H 所以中断描述符=2012H 其中描述的偏移地址=H, 段选择子=8113H 因此段描述符首地址=GDT 首地址+索引*8=10H=H 段描述符=1FFFH,其描述符的段基地址=H,因此 中断服务程序入口地址=段基地址+偏移地址=-8 8259 的 IRR 什么情况下某位置 1，什么情况下复位？如果 IRR=FFH，说明什么？ 答：IRR 在有中断申请且还没有被响应时置 1,没有中断申请或有申请但已经被响应时被复位，如 果 IRR＝FFH，说明 8 个中断都有中断申请但都还没有被响应。国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 277-9 8259 的 ISR 什么情况下某位置 1，什么情况下复位？如果 ISR=FFH，说明什么？ 答：ISR 在有中断服务且中断没有结束时相位置位，中断结束时复位，如果 ISR＝FFH 说明 8 个中 断源都有在被中断响应且中断处理没有结束，最先进入中断响应的是最低优先的中断源，先低到高级 的次序进入中断响应的过程，最后进入的是最高级中断的中断源。28 《微型计算机及接口技术》第 10 章 思考与习题参考答案10-1 名词解释 (1) DAS (2) DAC (3) ADC 答： （1）DAS＝Data Acquisition System 即数据采集系统 （2）DAC＝Digtal to Analog Converter 即数模转换器 （3）ADC＝Analog to Digtal Converter 即模数转换器 10-2 简述 DAC 与 ADC 的主要性能指标。 答：1.DAC 主要性能指标 （1）DAC 转换精度：DAC 转换精度是指实际转换得到的输出值与理论值之间的误差程度，可分为 绝对精度和相对精度两种衡量标准。绝对精度是指每个输出值接近理论值的程度。相对精度一般用绝 对精度相对于满度量程输出的百分比表示。 （2）DAC 分辨率：分辨率指 DAC 所能分辨最小量化信号的能力，是对微小输入量变化的敏感程度 的描述。n 位二进制 D/A 转换器的分辨率一般用 2-n 来表示。由于分辨率与 n 密切相关，因此，习惯 上，直接用 n 表示 DAC 的分辨率。 （3）DAC 转换速率和建立时间：转换速率指模拟信号输出电压的最大变化速度，单位为 V/μs。 建立时间是指 DAC 输出电压到达规定范围（终值的 1/2 最低有效位）时所需要的时间。转换速度越高 越好，建立时间越短越好。 （4）DAC 线性误差：理想情况下，DAC 输出与输入的关系应该是线性的，但实际上输出特性并不 是理想线性的。把实际转换特性偏离理想转换特性的最大值称为线性误差。线性误差越小越好。 2.ADC 主要性能指标 （1）ADC 转换精度：转换精度反映了 ADC 的实际输出接近理想输出的精确程度。ADC 的精度通常 采用数字量的最低有效位 LSB 来表示。 （2）ADC 转换时间与转换速率：转换时间是指完成一次 A/D 转换所需要时间，而转换速率是转换 时间的倒数，因此，转换速率表明了 ADC 的速度，转换速率越高，速度越快。 （3）ADC 分辨率：分辨率是指 ADC 能够分辨最小量化信号（输入最小模拟电压值）的能力，与数 据位数有关，位数越多，分辨率越高。对于 n 位二进制的 ADC 来说，分辨率为：分辨率=满量程输入模 拟电压值/2n 10-3 假设一 8 位 T 型电阻网络式 DAC,其参考电压为-5V, Rf=R,则将输出的数了量为 68H 时, 输出 电压为多少? 当获得的输出电压为 4V 时,应该向 DAC 送入的数字量是多少? n ?1 解： = ? Rf Vref ? 2 i D i = ? RfVref ? D ， U。 Vref=-5V,Rf=R,所以 D＝68H， U0＝5×68H/256＝2.03125V; 2n R 2n R 0 U0=4V,则 D＝4/5*256=204.8≈205＝C0H 10-4 利用图 10.7 的电路，如果 DAC0832 的地址为 3A9H，写出产生最低点为 1V，最高点为 4V 的 三角波(如图 10.20 所示)程序片段。4V 1V 0V图 10.20 1-4V 三角波国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 29解：1V 对应的数字量 D1V＝1/5*256=51.2≈51,4V 对应的数字量 D4V＝4/5*256=204.8≈205＝C0H 参考程序片段如下： DLV EQU 51 DHV EQU 205 MOV DX，3A9H MOV AL,DLV INC0: OUT DX,AL CMP AL,DHV JLE INCD DEC0: DEC AL OUT DX,AL CMP AL,DLV JA DEC0 INCD: INC AL JMP INC0 或 MOV DX,3A9H MOV AL,DLV REPLP1: OUT DX,AL CMP AL,DHV JB INCDV REPLP2 DEC AL OUT DX,AL CMP AL,DLV JA INCDV: REPLP2 INC AL JMP REPLP1 10-5 一数据采集与处理系统如图 10.21 所示。 已知 8255 的 PA 口作为 A/D 转换器 ADC0809 的接口； ADC0809 的 500KH CLK 时钟由 8254 OUT1 产生， 已知 8254 的 CLK1 端接 2MHz 的时钟信号， GATE1 接 8255 的 PC7；DAC0832 作为后向输出通道，各地址关系及与系统总线连接如图所示。系统工作过程为：采集 ADC0809 的压力 1，将其转换后的数字量一方面存放到内存缓冲区(由 DATABUF 指示，假设 DATABUF 变 量已定义)，另一方面变换后的数字量通过逻辑取反后由 DAC0832 变换成模拟量输出，如果采集到的数 据对应的模拟量超过 4V，则通过 8254 的 OUT2 产生最大的负脉冲，如果低于 1V,则让 8254 的 OUT2 产 生 1KHz 的方波。 试按以下要求用编写有关程序片段： (1) 写出 8255 在本应用系统中的初始化程序片段 (2) 写出供 ADC0809 的 CLK 端 500KHZ 方波的程序片段 (3) 根据系统工作过程写出满足要求的程序片段 (4) 通过该电路,还可扩展应用,请自行设计应用,说明要求,并给出参考答案30 《微型计算机及接口技术》图 10.21 一数据采集与处理系统原理示意图 解：地址分配： 8254：E00H～E03H 8255：E04H~E07H DAC0832：E14H～E17H 任何一个地址均可 （1）8255 初始化要做的工作就是确定工作方式：A 方式 0 输入、B 方式 0 输出、C 上半口输出，下半 口输入 MOV DX，0E07H MOV AL，B OUT DX，AL （2）8254 产生 500KHz 方波 计数值初＝2MHz/500KHz= MOV DX，0E05H IN OR AL，DX AL，80H ；8255 PB7＝GATE1＝1 ；8254 控制端口地址 ;8254 通道 1 设置为 8 位读写，二进制计数 ;初值 ；8254 通道 1 口地址 ；8255 控制端口 ；91HOUT DX,AL MOV DX,0E03H MOV AL,B OUT DX，AL MOV AL，4 MOV DX，0E01H OUT DX，AL （3）压力 1 对应的 ADC0809 的通道是 IN2,对应 ADDC,B,A＝010 即 8255 的 PC2,1,0＝010 对 ADC0809 的操作依据三个步骤进行，即启动并锁存地址、查询 EOC 状态以及转换读取结果，然 后根据结果确定 DAC0832 的输出波形。假设初始化工作已经做完如（1）和（2） 参考程序如下： ADCS START： MOV PROC NEAR ;8255 的 B 端口地址 DX, 0E05H国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 31MOV OUT MOV OUT NOP NOP MOV OUT MOV ADCWAIT： IN AND JZ MOV IN MOV CMP JB CMP JA NOT MOV OUT JMP CALLSUB1：CALL JMP CALLSUB2：CALL JMP DATABUF DB ADCS SUB1 ? RET ENDP PROC NEAR ALAL，82H DX，AL AL，0B2H DX，AL；ADC0809 通道 2（IN2）（注意保持 PB7＝1） ；ALE、START、OE＝0,选中 IN2 ；ALE＝1、START＝1、OE＝0,选中 IN2（保持 PB7＝1）AL，82H DX，AL DX，0E05H AL，DX AL，01 ADCWAIT DX，0E04H AL，DX DATABUF,AL AL，1/5*256 CALLSUB1 AL，4/5*256 CALLSUB2 DX，0E14H DX，AL START SUB1 START SUB2 START ; ; 1V 对应数字量 ；低于 1V 转 OUT0 产生 1KHz 的方波子程序 4V 对应数字量 ；大于 4V 转 OUT0 产生最大负脉冲子程序 ；DAC0832 口地址（E14H～E17H） ；判断 EOC 是否为 1 ；8255 的 A 口地址 ；读取转换结果 ；至此产生 START 和 ALE 的锁存信号 ；指向 8255 的 C 端口；OUT2 产生最大负脉冲子程序（PC7＝GATE2） ；PC7＝0（GATE2）MOV DX，0E07H MOV AL，B OUT DX，AL PUSH DX PUSH AL MOV DX,0E03H MOV AL,B OUT DX，AL MOV AL，0 ;初值 ；8254 控制端口地址 ;通道 2 设置为 16 位读写，二进制计数,方式 132 《微型计算机及接口技术》MOV DX，0E02H OUT DX，AL OUT DX，AL POP AL POP DX INC AL OUT DX，AL NOP NOP DEC AL OUT DX，AL RET SUB1 SUB2 ENDP PROC NEAR；8254 通道 2 口地址 ；写低 8 位初值 ；写高 8 位初值：PC7＝1（GATE2）；PC7＝0（GATE2）；计数值初＝2MHz/1KHz=0 MOV DX，0E07H MOV AL，B OUT DX，AL MOV DX，0E03H OUT DX，AL MOV AX，2000 MOV DX，0E02H OUT DX，AL MOV AL，AH OUT DX，AL RET SUB2 ENDP （4） 从图中可以看出， 8254 还有通道 0 没有使用， 可以通过控制 GAT0,编程使 OUT0 产生不同的波形， 可将 GATA0 直接接＋5V，让 OUT0 产生 10ms 为周期的连续波，参考子程序如下： SUB3 PROC NEAR ；计数值初＝2MHz×10ms=00 MOV DX，0E03H ；8254 控制端口地址 MOV AL，B ；通道 0 设置为 16 位读写，二进制计数,方式 2 OUT DX，AL MOV AX，40000 ；初值 MOV DX，0E02H ；8254 通道 2 口地址 OUT DX，AL ；写低 8 位初值 MOV AL，AH OUT DX，AL ；写高 8 位初值 RET SUB3 ENDP ；写高 8 位初值 ；初值 ；8254 通道 2 口地址 ；写低 8 位初值 ；8254 控制端口地址 ；通道 2 设置为 16 位读写，二进制计数,方式 3 MOV AL，B ；PC7＝1（GATE2）国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 33第 11 章 思考与习题参考答案11-3 求下列总线的带宽 (1) PCI (2) AGP 4X (3) PCI Express 16X 解：（1）PCI 为 32 位宽度，总线频率为 33MHz,因此带宽＝33×32/8=132MB/S （2）AGP×4,64 位数据，基频＝66MHz,带宽＝66×4×64/8=2112MB/S=2.112GB/S （3）PCI Express16X，基频＝2.5GHz,10 位编码，带宽＝2.5×16=40Gbps=40×1/10=4GB/S 11-4 简述系统总线的信号类型，系统总线的三个时代代表总线是什么？ 解：（1）总线的信号主要包括电源、数据线、地址线和控制线 （2）代表三个时代的总线：ISA 总线、PCI 总线以及 PCI Express 总线。34 《微型计算机及接口技术》第 12 章 思考与习题参考答案10-2 简述微型计算机系统的硬件构成。 解：典型的微型计算机硬件系统由主机与外设构成，如图 12.1 所示。主机包括系统板、电源、硬 盘、主机箱等以及可选扩充部件等，外设中的常用输入设备包括键盘、鼠标、扫描仪、摄头等，输出 设备常见的有显示器、打印机等，输入输出设备的包括主机外的存储器 U 盘和移动硬盘或外置硬盘以 及传真机、调制解调器等。传真机 投影仪 打印机 扫描仪U盘 主机 移动硬盘 或外围硬盘 显示器 键盘 鼠标 摄像头12-4 简述芯片组中 MCH 或 GMCH 及 ICH 芯片的作用。 解：MCH 或 GMCH 是芯片组的核心芯片，主要负责快速通道 与处理器的传输，称为存储控制中 枢或带图形功能的存储控制中枢；而 ICH 则主要负责 I/O 通道的控制，与 MCH 或 GMCH 相比，ICH 控制的部分速度较低。 12-5 PC/XT,PC/AT,386,486,Pentium~Pentium 4,Cure 2 Duo~Cure 2 Extreme 主板各有什么主要特点? 解：PC/XT 主板以 8088 为核心，集成度低，全部采用通用芯片构成，采用 8 位的 XT 总线，地址 线 20 条，数据线 8 条； PC/AT 主板以 80286 为核心，集成度比 XT 高，但大部采用通用芯片，后来发展到采用中小 规模 的门阵列作为外部接口，有协处理器插座，首次开始采用带后备电池的 CMOSRAM 和实时钟，采用 16 位的 AT 总线标准，地址线 24 条，数据线 16 条，开始引入内存条； 386 主板以 80386 为核心， 外围接口全部采用门阵列芯片， 有协处理器插座， 板子支持开始 Cache， 采用 ISA 和 EISA 总线标准； 486 主板以 80486 为核心，增加了 Cache 采用 ISA 和 VESA 总线标准，开始支持影子内存，由于 486 开始协处理器集成到内部，所以首次取消协处理器插座； Pentium 主板以 Pentium 为核心，开始全面采用芯片组技术，采用 ISA 和 PCI 并存的总线形式，开 始支持 USB 接口； Pentium II 主板以 Pentium II 为核心，采用 ISA、PCI 和 AGP 并存的多总线形式，处理器封闭形式 为 SLOT1，AGP 用于图形接口； Pentium III 主板以 Pentium III 为核心，采用 PCI 和 AGP 并存的总线形式，处理器封闭形式改回 SOCKET，开始支持 AC‘97 以及以太网接口； Pentium 4 主板以 Pentium4 为核心，采用 PCI 和 AGP 或 PCI 和 PCI EXpress 并存的总线形式，支 持的硬盘速度更快更大，支持 394 接口； Cure Duo 主板以 Cure Duo 为核心,芯片组全面提升， 速度更快， 带宽更大， PCI 和 PCI Express*1 以 及*16 为主要总线形式， 开始引入串行硬盘接口 SATA， 支持外围式的 eSATA,开始支持矩阵存储技术，国家十一五规划教材《微机原理与接口技术(第二版)》思考题与习题参考答案 35支持 DDR2； Cure Quard 主板以 Cure Quard 为核心,芯片组全面提升，MCH 或 GMCH 速度更快，带宽更大，以 PCI 和 PCI Express*1 及 *16 为主要总线形式； Cure Extreme 主板以 Cure Extreme 为核心,芯片组全面提升， MCH 或 GMCH 速度更快， 带宽更大， 以 PCI 和 PCI Express*1 及 *16 为主要总线形式,支持 DDR3 内存；
《微机原理与接口技术(第二版)》课后答案马维华版―汇集和整理大量word文档,专业文献,应用文书,考试资料,教学教材,办公文档,教程攻略,文档搜索下载下载,拥有海量中文文档库,关注高价值的实用信息,我们一直在努力,争取提供更多下载资源。