add Verilog 语言 加法器仿真调试过，没有任何问题 很简单的FPGA入门。 VHDL- -
238万源代码下载-
&文件名称: add
& & & & &&]
&&所属分类:
&&开发工具: VHDL
&&文件大小: 1507 KB
&&上传时间:
&&下载次数: 3
&&提 供 者:
&详细说明：Verilog 语言 加法器仿真调试过，没有任何问题 很简单的FPGA入门。-Verilog
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&add\add.done&&...\add.eda.rpt&&...\add.flow.rpt&&...\add.map.rpt&&...\add.map.summary&&...\add.qpf&&...\add.qsf&&...\add.v&&...\add.v.bak&&...\add_nativelink_simulation.rpt&&...\db\add.cbx.xml&&...\..\add.cmp.hdb&&...\..\add.cmp.rdb&&...\..\add.db_info&&...\..\add.eda.qmsg&&...\..\add.hier_info&&...\..\add.hif&&...\..\add.lpc.html&&...\..\add.lpc.rdb&&...\..\add.lpc.txt&&...\..\add.map.cdb&&...\..\add.map.hdb&&...\..\add.map.logdb&&...\..\add.map.qmsg&&...\..\add.pre_map.cdb&&...\..\add.pre_map.hdb&&...\..\add.rtlv.hdb&&...\..\add.rtlv_sg.cdb&&...\..\add.rtlv_sg_swap.cdb&&...\..\add.sgdiff.cdb&&...\..\add.sgdiff.hdb&&...\..\add.sld_design_entry.sci&&...\..\add.sld_design_entry_dsc.sci&&...\..\add.smart_action.txt&&...\..\add.syn_hier_info&&...\..\add.tis_db_list.ddb&&...\..\logic_util_heursitic.dat&&...\..\prev_cmp_add.qmsg&&...\incremental_db\compiled_partitions\add.db_info&&...\..............\...................\add.root_partition.map.kpt&&...\..............\README&&...\simulation\modelsim\add.vt&&...\..........\........\add.vt.bak&&...\..........\........\add_run_msim_rtl_verilog.do&&...\..........\........\add_run_msim_rtl_verilog.do.bak&&...\..........\........\msim_transcript&&...\..........\........\rtl_work\@_opt\vopt22ajhw&&...\..........\........\........\.....\vopt2deniv&&...\..........\........\........\.....\vopt664ifv&&...\..........\........\........\.....\vopt6z0g2w&&...\..........\........\........\.....\vopt9rnczv&&...\..........\........\........\.....\voptdyd9dv&&...\..........\........\........\.....\voptg7030w&&...\..........\........\........\.....\voptgvn6yk&&...\..........\........\........\.....\voptkbc3yk&&...\..........\........\........\.....\voptkqm00w&&...\..........\........\........\.....\voptq7bxzv&&...\..........\........\........\.....\voptqq7tmw&&...\..........\........\........\.....\voptv7xqmw&&...\..........\........\........\.....\voptvd1w7w&&...\..........\........\........\.....\voptvq0szv&&...\..........\........\........\.....\voptyqikmw&&...\..........\........\........\.....\voptz8knkw&&...\..........\........\........\.....\voptzjrsmv&&...\..........\........\........\.....\_deps&&...\..........\........\........\add\_primary.dat&&...\..........\........\........\...\_primary.dbs&&...\..........\........\........\...\_primary.vhd&&...\..........\........\........\..._vlg_tst\_primary.dat&&...\..........\........\........\...........\_primary.dbs&&...\..........\........\........\...........\_primary.vhd&&...\..........\........\........\_info&&...\..........\........\........\_vmake&&...\..........\........\verilog_libs\altera_mf_ver\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\_primary.dat&&...\..........\........\............\.............\..........................................\_primary.dbs&&...\..........\........\............\.............\..........................................\_primary.vhd&&...\..........\........\............\.............\..............m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n\_primary.dat&&...\..........\........\............\.............\...............................................\_primary.dbs&&...\..........\........\............\.............\...............................................\_primary.vhd&&...\..........\........\............\.............\...................m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n\_primary.dat&&...\..........\........\............\.............\...........................................................\_primary.dbs&&...\..........\........\............\.............\...........................................................\_primary.vhd&&...\..........\........\............\.............\.m@f_cycloneiiigl_m_cntr\_primary.dat&&...\..........\........\............\.............\........................\_primary.dbs&&...\..........\........\............\.............\........................\_primary.vhd&&...\..........\........\............\.............\..................n_cntr\_primary.dat&&...\..........\........\............\.............\........................\_primary.dbs&&...\..........\........\............\.............\........................\_primary.vhd&&...\..........\........\............\.............\..................pll\_primary.dat&&...\..........\........\............\.............\.....................\_primary.dbs&&...\..........\........\............\.............\.....................\_primary.vhd&&...\..........\........\............\.............\..................scale_cntr\_primary.dat&&...\..........\........\............\.............\............................\_primary.dbs&&...\..........\........\............\.............\............................\_primary.vhd&&...\..........\........\............\.............\..............._pll\_primary.dat&&...\..........\........\............\.............\...................\_primary.dbs&&...\..........\........\............\.............\...................\_primary.vhd&&...\..........\........\............\.............\.....pll_reg\_primary.dat&&...\..........\........\............\.............\............\_primary.dbs&&...\..........\........\............\.............\............\_primary.vhd
&输入关键字，在本站238万海量源码库中尽情搜索：
&[] - 该程序使用VHDL在BASYS2板上实现了数字密码锁的设计，平台为Xilinx12第3章 VHDL语言基础_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
第3章 VHDL语言基础
上传于||暂无简介
大小：986.50KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢&&&&用VHDL语言编写的8位加法器的代码
&用VHDL语言编写的8位加法器的代码
里面是用VHDL语言编写的8位加法器的代码
若举报审核通过，可奖励20下载分
被举报人：
yahoolovers
举报的资源分：
请选择类型
资源无法下载
资源无法使用
标题与实际内容不符
含有危害国家安全内容
含有反动色情等内容
含广告内容
版权问题，侵犯个人或公司的版权
*详细原因：
VIP下载&&免积分60元/年（1200次）
您可能还需要
Q.为什么我点的下载下不了，但积分却被扣了
A. 由于下载人数众多，下载服务器做了并发的限制。若发现下载不了，请稍后再试，多次下载是不会重复扣分的。
Q.我的积分不多了，如何获取积分？
A. 获得积分，详细见。
完成任务获取积分。
论坛可用分兑换下载积分。
第一次绑定手机，将获得5个C币，C币可。
关注并绑定CSDNID，送10个下载分
下载资源意味着您已经同意遵守以下协议
资源的所有权益归上传用户所有
未经权益所有人同意，不得将资源中的内容挪作商业或盈利用途
CSDN下载频道仅提供交流平台，并不能对任何下载资源负责
下载资源中如有侵权或不适当内容，
本站不保证本站提供的资源的准确性，安全性和完整性，同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
开发技术下载排行
您当前C币：0&&&可兑换 0 下载积分
兑换下载分:&
消耗C币:0&
立即兑换&&
兑换成功你当前的下载分为 。前去下载资源
你下载资源过于频繁，请输入验证码
如何快速获得积分？
你已经下载过该资源，再次下载不需要扣除积分
用VHDL语言编写的8位加法器的代码
所需积分：1
剩余积分：0
扫描微信二维码精彩活动、课程更新抢先知
VIP会员，免积分下载
会员到期时间：日
剩余下载次数：1000
用VHDL语言编写的8位加法器的代码
剩余次数：&&&&有效期截止到：
你还不是VIP会员VIP会员享免积分 . 专属通道极速下载
VIP下载次数已满VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员
你的VIP会员已过期VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员用VerilogHDL和VHDL编写8位二进制乘法 在线等 谢谢啦 如果有十六位加法器的也可以_百度知道
用VerilogHDL和VHDL编写8位二进制乘法 在线等 谢谢啦 如果有十六位加法器的也可以
提问者采纳
你自己google一下有很多，用英文最好了
提问者评价
其他类似问题
为您推荐：
加法器的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁2007VHDL语言技术实验指导书_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
2007VHDL语言技术实验指导书
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩29页未读，继续阅读
你可能喜欢