matrix_key_design 矩阵键盘控制实例，verilog语言编写，详细的描述了利用 代码 的过程 VHDL-FPGA-
238万源代码下载-
&文件名称: matrix_key_design
& & & & &&]
&&所属分类:
&&开发工具: Windows_Unix
&&文件大小: 46 KB
&&上传时间:
&&下载次数: 0
&&提 供 者:
&详细说明：矩阵键盘控制实例，verilog语言编写，详细的描述了利用verilog代码控制矩阵键盘的过程-Matrix keyboard control instance, verilog language, detailed description of the use of matrix keyboard verilog code control process
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&matrix_key_design\matrix_key_design.asm.rpt&&.................\matrix_key_design.done&&.................\matrix_key_design.fit.rpt&&.................\matrix_key_design.fit.smsg&&.................\matrix_key_design.fit.summary&&.................\matrix_key_design.flow.rpt&&.................\matrix_key_design.map.rpt&&.................\matrix_key_design.map.summary&&.................\matrix_key_design.pin&&.................\matrix_key_design.pof&&.................\matrix_key_design.qpf&&.................\matrix_key_design.qsf&&.................\matrix_key_design.sof&&.................\matrix_key_design.sta.rpt&&.................\matrix_key_design.sta.summary&&.................\src\matrix_key_design.v&&.................\...\matrix_key_design.v.bak&&.................\src&&matrix_key_design
&输入关键字，在本站238万海量源码库中尽情搜索：&&&&矩阵键盘扫描接口Verilog
&矩阵键盘扫描接口Verilog
源代码的说明矩阵键盘扫描接口Verilog
若举报审核通过，可奖励20下载分
被举报人：
zhongguochuangzao
举报的资源分：
请选择类型
资源无法下载
资源无法使用
标题与实际内容不符
含有危害国家安全内容
含有反动色情等内容
含广告内容
版权问题，侵犯个人或公司的版权
*详细原因：
VIP下载&&免积分60元/年（1200次）
您可能还需要
Q.为什么我点的下载下不了，但积分却被扣了
A. 由于下载人数众多，下载服务器做了并发的限制。若发现下载不了，请稍后再试，多次下载是不会重复扣分的。
Q.我的积分不多了，如何获取积分？
A. 获得积分，详细见。
完成任务获取积分。
论坛可用分兑换下载积分。
第一次绑定手机，将获得5个C币，C币可。
关注并绑定CSDNID，送10个下载分
下载资源意味着您已经同意遵守以下协议
资源的所有权益归上传用户所有
未经权益所有人同意，不得将资源中的内容挪作商业或盈利用途
CSDN下载频道仅提供交流平台，并不能对任何下载资源负责
下载资源中如有侵权或不适当内容，
本站不保证本站提供的资源的准确性，安全性和完整性，同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
课程资源下载排行
您当前C币：0&&&可兑换 0 下载积分
兑换下载分:&
消耗C币:0&
立即兑换&&
兑换成功你当前的下载分为 。前去下载资源
你下载资源过于频繁，请输入验证码
如何快速获得积分？
你已经下载过该资源，再次下载不需要扣除积分
矩阵键盘扫描接口Verilog
所需积分：1
剩余积分：0
扫描微信二维码精彩活动、课程更新抢先知
VIP会员，免积分下载
会员到期时间：日
剩余下载次数：1000
矩阵键盘扫描接口Verilog
剩余次数：&&&&有效期截止到：
你还不是VIP会员VIP会员享免积分 . 专属通道极速下载
VIP下载次数已满VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员
你的VIP会员已过期VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员君，已阅读到文档的结尾了呢~~
矩阵键盘 矩阵式键盘 矩阵键盘原理 矩阵键盘电路 4x4矩阵键盘 矩阵键盘程序 单片机矩阵键盘原理 矩阵键盘原理图 矩阵键盘工作原理 单片机矩阵键盘
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
verilog矩阵键盘
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口FPGA学习（21）
总的来说，fpga测量频率有两种算法，就是常说的测频和测周。专门翻了一下《电子测量》课本找定义，测频是在一段闸门时间内对输入信号周期进行计数，而测周则相反，是在输入信号的时段内，对标准信号周期进行计数。可以理解为，测频是用慢时钟测高频，测周是用用快时钟测低频周期。这种理解也符合“高频测频，低频测周”的说法。
就以测频算法为例写程序。难点是对闸门开始和结束标志的捕获。那我们可以用低频信号时钟的两个上升沿之间的那段时间作为闸门，对上升沿时间内输入信号周期进行计数。所以这就转为对时钟信号沿的捕获。一般捕捉沿是靠拼接运算符。verilog用{ }，VHDL用&。
于是以posedge datain作为敏感信号（因为它快），当检测到clk的上升沿到来时，开始对datain上升沿计数。再下一个上升沿到来时，输出计数，并清零。
实现代码：
仿真结果：
从输出的结果看，得到的计数值会有两个（当不能整除的时候），两个值相差1，其实还是可以接受的吧。在ASK、FSK解码等场合这个计数值已经够用，只需要判断计数值在分频值+1或-1范围即可。如果要真实的频率值测出来，据说得去弄个除法核算，公式fo = N/T。我还没试过。
-------------------------------------------------------------------------------------
上述说的测频其实分传统测频和等精度测频。传统测频就是开闸门1s，对输入信号上升沿进行计数。它是检测上升沿，然后判断gate是否为高，是的话开始计数。这就意味着gate时间和输入信号周期数不成整数倍，会有+1或-1的误差。而等精度测频则是引入了另外一个标准信号。可以参考博客另一篇文章。
本文上面那个程序，仔细一看，也算是传统测频的另一种变形，只是它的闸门时间不是gate高电平持续时间，而是gate两个上升沿的时间，但其实没有本质的区别，误差都源于无法确定闸门时间就是理论时间例如1s。
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：65039次
积分：1826
积分：1826
排名：第17174名
原创：116篇
转载：10篇
评论：10条
文章：12篇
阅读：10340
(1)(8)(2)(1)(4)(13)(19)(7)(14)(2)(1)(3)(7)(3)(16)(8)(9)(2)(9)&&&&FPGA实现矩阵键盘扫描verilog语言源程序，适合PFGA模块化
&FPGA实现矩阵键盘扫描verilog语言源程序，适合PFGA模块化
FPGA实现键盘扫描verilog语言源程序，适合PFGA模块化，本人亲自板上调试通过，效果很好，适合备用，模块化FPGA应用
若举报审核通过，可奖励20下载分
被举报人：
lostshanzei
举报的资源分：
请选择类型
资源无法下载
资源无法使用
标题与实际内容不符
含有危害国家安全内容
含有反动色情等内容
含广告内容
版权问题，侵犯个人或公司的版权
*详细原因：
VIP下载&&免积分60元/年（1200次）
您可能还需要
Q.为什么我点的下载下不了，但积分却被扣了
A. 由于下载人数众多，下载服务器做了并发的限制。若发现下载不了，请稍后再试，多次下载是不会重复扣分的。
Q.我的积分不多了，如何获取积分？
A. 获得积分，详细见。
完成任务获取积分。
论坛可用分兑换下载积分。
第一次绑定手机，将获得5个C币，C币可。
关注并绑定CSDNID，送10个下载分
下载资源意味着您已经同意遵守以下协议
资源的所有权益归上传用户所有
未经权益所有人同意，不得将资源中的内容挪作商业或盈利用途
CSDN下载频道仅提供交流平台，并不能对任何下载资源负责
下载资源中如有侵权或不适当内容，
本站不保证本站提供的资源的准确性，安全性和完整性，同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
课程资源下载排行
您当前C币：0&&&可兑换 0 下载积分
兑换下载分:&
消耗C币:0&
立即兑换&&
兑换成功你当前的下载分为 。前去下载资源
你下载资源过于频繁，请输入验证码
如何快速获得积分？
你已经下载过该资源，再次下载不需要扣除积分
FPGA实现矩阵键盘扫描verilog语言源程序，适合PFGA模块化
所需积分：2
剩余积分：0
扫描微信二维码精彩活动、课程更新抢先知
VIP会员，免积分下载
会员到期时间：日
剩余下载次数：1000
FPGA实现矩阵键盘扫描verilog语言源程序，适合PFGA模块化
剩余次数：&&&&有效期截止到：
你还不是VIP会员VIP会员享免积分 . 专属通道极速下载
VIP下载次数已满VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员
你的VIP会员已过期VIP会员享免积分 . 专属通道极速下载，请继续开通VIP会员