当前位置： >>
PADS-经验总结
1.输入网表： 在 PADS layout 中，输入网表有两种方法，一种是使用 logic 中的同步器；另一 情况是当你用其它软件(如 ORCAD)绘制原理图，而需要用 layout 来布 PCB 时，可以通过： File/Import 将网表输入 2. PADS 库文件介绍： *.pt4 *.pd4 *.ld4 *.ln4 3.电路模块的拷贝 Copy to file 将原理图
拷贝到*.grp 文件，可以由此建立一个常用的电路模块库可以通 元件类型库(Part Type) PCB 封装库(PCB Decal) 逻辑封装库(logic Decal) 线型库(Lines) 主要用于绘制原理图的背景版图过 Paste from file 来由库文件中调用电路模块。 4. Copy as bitmap 将原理图中的电路模块或接口转成 BMP 文件，复制到剪切板中。可以用于作 设计说明文档。具体步骤为：先选 edit/copy as bitmap,然后在原理图中选择你要复制的范围 电路，可以将该部分电路位置作个调整，以便更好的选择。如果有文档背景要求，可以先作个单 色过彩色的颜色方案（如把背景色调成白色，以适应文档背景色） 4. PADS layout 中,Preferences/Design 选项卡中,Stretch Traces During Component Move 选 项的作用： 选择该选项后，在交换元件管脚或门时，走线将重新布置，即依然保持走线连接关系；不 选择该选项，在移动元件时，系统将以鼠线连接走线、管脚和门，而原先已走的线将保持不动。 5. PADS layout 中，Preferences/Drafting...，&Min. Hatch Area&(最小铜皮区)设置最小铺 铜区的面积，单位为 当前设计单位的平方。 &Smoothing Radius&(圆滑半径)：设置铺铜拐角处的圆角半径，一个较大的圆滑半径会得到一个 更圆滑的圆角。 6. 两个自动布线时有用的设置： Design Rules/Default/Routing 中，Routing options 区域 &Allow Shove& (允许移动 已经布线网络)，&Allow Shove Protected&(允许移动受保护的走线) 7. 焊盘出线及其与过孔关系设置Design Rules/Default/Pads Entry ：在这里可以设置焊盘的出线角度，如可以设置禁止 以不规则角度与焊盘相连；设置是否允许在焊盘上打过孔。 8. 中间挖空的铜皮的建立：分别利用 Copper 及 Copper Cutout 建立两个符合要求的区域，选 择这两个区域，通过右键菜单的 combine，操作完成（早上起来用到这个，居然忘了，找了好久， 好记性不如烂笔头啊）设置通孔显示模式：D+O 设置铜只显示外框形式：P+O 改变当前层：L（如改当前层为第二层，为 L2） 测量：从当前位置开始测量：Q 改变线宽：W 设置栅格：G 对找元件管脚或元件：S 寻找绝对坐标点：S（n）(n) 改变走线角度：AA 任意角，AD 斜角，AO 直角 取消当前操作：UN，如 UN(1)为取消前一个操作 重复多次操作：RE 设计规则检查：打开: DRP,关闭：DRO，忽略设计规则：DRI， 以无过孔形式暂停走线：E 锁定当前操作层对：PL(n)(n) 选择当前过孔使用模式： 自动过孔选择：VA 埋孔或盲孔：VP 通孔模式：VT 保存：CTRL+S打开：CTRL+O 新建：CTRL+N 选择全部：CTRL+A 全屏显示：CTRL+W 移动：CTRL+E 翻转：CTRL+F 任意角度翻转：CTRL+I 高亮：CTRL+H 查询与修改：CTRL+Q 显示管脚 ：PN1 问：PADS2007 为什么每次打开以前的覆铜都看不见，非要重新覆铜，各位大侠请指教。 谢谢 答：1.这好像是软件为了节省内存而采取的做法，其实也不用重新覆铜，点 view――nets， 然后确定，就可以显示覆铜了。 2. 不同楼上，应用 pour manager 下的 HATCH，恢复灌铜 2 问：为什么在 pasd 中我把阻焊层的颜色打开了，确看不见 pin 的阻焊窗．只能看见过孔的，导入到 cam中，就可以看见了，为什么，难到在 pads 里边真的看不见吗？答：power pcb 中是看不到 PIN 的阻焊窗，因 POWER PCB 软件中没有阻焊层，只能在 GB 设置里面先设好，在导放 CAM350 才可以看到。这就是 POWER PCB 软件缺限,呵呵！经高人指点得出 的结果！3 问：画 PCB 时需要修改 PCB 封装， ECO to pcb 后发现封装没有改变，望指教。非常感谢！ 答：1.我一般是先在 PCB 里面删除掉要更改的元件后,再导入 ECO，对于修改 PCB DECAL 的比较适用。2．是不是没有比较封装啊？(我试过了,不行啊)3． 很简单： 在 PCB 文件里右键要修改的元件 （与你元件库中已修改的封装同名的） Edit Decal ，现在打开显示的是旧封装，不管它，点选 File-Open 你库中已修改的封装，会问要不要保存现在的文 件，否。 打开封装后再 Exit Decal Edit 退回 Layout，问你：点ＡＬＬ。全部改了。5 y5 s9 q４问：ORCAD 原理图导入到 PADS 是不是导入不了元件值啊？ 答：主要流程如下，, r5 [; Z& I P- w7 ? S 1.OrCAD 输出网络表时要添加{Value}，使得输出的网络表里含元件值，然后转入 Pads 才有可能有元件值 2.Pads 里右键选 select comp，全选所有元件，然后右键弹出点选属性，在 label 一栏点图标 new，就 ok 了。５问：pads logic 菜单错误怎么办？ 答：tools-customize 把里面的菜单栏和键盘都 reset 一下，就 ok 了。６问：DXF 的文件我导入以后怎样转成 PCB 的板框？ 答：避免 AUTOCAD 文件D POWER PCB 挝怀鲥e方法避免 AUTOCAD 转 POWER 挝怀鲥e}的 方法： 1.在 AUTOCAD 中先x中D形使用&PURGE&命令⑺懈D,只留 0 ; 2.在 AUTOCAD 中先x中D形,使用&MOVE&命令D移又 0 c{I入 0,0} 3.在 AUTOCAD 中I入&W&命令(WRITE BLOCK),O置原c,xD形，要注意单位的更改。通常 使用的是 &METERS&碜挝,_J後哟 &NEW BLOCK.DWG&.P]文件. 4.打_存Φ&NEW BLOCK.DWG&文件,z查o}後另存 AUTOCAD R12/LT2 DXF 格 式 的文件 . E365 5. 使用 POWER PCB
&IMPORT&, 脶峥煽
DXF － File Unit
& METRIC& 是正_的。 6.Power PCB 中x褚氲D框， 後M行M合(Combine)， 再D框放入改槠渌用妗 在 AutoCAD 中把线弄成闭合的 2D Line 导出后，在 Power PCB 中可直接用 Scale 命令改成板框。 AutoCAD 改闭合线的方法： 1． 在命令栏中输入：PE，选择其中一条线，回车 ，按 J 后选择所要闭合的线，直接回 车、回车便可。 ７问：pads logic 原理图 请问如何在一根导线上放置网络标志 或者多个？ 答：logic 不允许这样做。一根信号线只允许一个网络。有时候原理图为了标识清楚，可 用 TEXT 来表示。 ８问：所谓 paste mask 是指？ 答： 所谓 paste mask 是指 PCB 裸板上的 SMD 焊盘刮锡膏以后的那一层.通常为了在回流 焊机上贴片而涂上的焊锡膏,我们平时说的钢网就是专门对应于这一层。９问：用 ORCAD 画原理图，用 PDAS 画板。做好的东西的基础上改动一些元器件。可以在原来做好的板的基础上改吗？答：ORCAD 原理图修改完成后，再生成网表，与 PCB 进行 COMPARE ECO，然后进行 UPDATE 就可以了。ww w.eda 365.c om4 u 610 问：用 ORCAD 画原理图，PADS 画 PCB，原理图中的元件封装应该怎么设？ 答：1．要用 PADS 画 PCB，那封装就肯定要设置为 PADS 中得封装，需要注意的是用 ORCAD 画原理图设置封装时需要对应得封装是 PADS 封装库中得 Part Type，而不是 Decal。 11 问：Layer25 层的作用？答：Layer25 层是插装的器件才有的，只是在出负片的时候才有用，一般只有当电源层定义为 CAM Plane 的时候 geber 文件才会出负片（split/Mixe 也是出的正片），如果不加这一 层，在出负片的时候这一层的管脚容易短路。EDA365 论坛网站|PCB 论坛网|PCB layout 论 坛|SI 仿真技术论坛 3 }9 a u) F+ `2 c PowerPCB 中 对 电 源 层 和 地 层 的 设 置 有 两 种 选 择 ， CAM Plane 和 Split/Mixed 。 Split/Mixed 主要用于多个电源或地共用一个层的情况，但只有一个电源和地时也可以用。 它的主要优点是输出时的图和光绘的一致，便于检查。而 CAM Plane 用于单个的电源或地， 这种方式是负片输出，要注意输出时需加上第 25 层。 第 25 层包含了地电信息， 主要指电层的焊盘要比正常的焊盘大 20mil 左右的安全距离， 保证金属化过孔之后，不会有信号与地电相连。这就需要每个焊都包含有第 25 层的信息。 而我们自己建库时往往会忽略这个问题。& L( N0 V* T- E$ P5 d. v Layer25 层的替代设置： 在 PADS 的焊盘设置中，有一个 AntiPad 的设置，只要能使这一项（选择焊盘类型即可）， 其焊盘的初始设置值即为普通焊盘+24mil 或 0.6mm， 看这一设置的功能及效果看， 可以替代 Layer25 的作用，而且这样的设置感觉上做法也较为正规一些。只是相对来说 Layer25 的作 法历史悠久，很多人已经习惯了，新手们可以试试。 还有一点就是使用 Layer25 层可以在建元件的时候就设置好这一项， 而 AntiPad 则需要在布 板中设置，对于过孔的处理就差不多，可以给过孔加 layer25 也可以设置过孔的 AntiPad。 EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛 5 F- W/ Y1 t& X 具体 Antipad 的设置，博客中已经有一篇文章里已附了一个 PDF 文档，大家可以看看。 ;W5 }6 R 总的来说，不管是用 Layer25 还是 Antipad，其最终的目标有两个：一是上面提到的金属化 过孔时防止短路；二是减小过孔的感生电容电感。过路高手如有不同意见，还望赐教... 之后把 pads 的颜色调整好，否则因为颜色是黑色元件值会显示不出来。#{0 e3 t9 V( Y* H( q& y612 问： 能预先设置线宽吗? 走线时老是要走不同线宽, 但是走线时每次都输入宽度很麻烦! 如果改规则也不方便! 有预先设置线宽的无模式命令或快捷键吗?EDA365 答：我的建议就是先设置好一个走线宽度，走完与它相关的走线后，再变更一下宽度就好了，也挺方便的 ，毕竟多w数的走线宽度是差不多的，也就电源与地那会有所不同吧，用 w 也挺方便啊。13 问：批量改变元件所在层, 比如元件在 TOP 层，现在需要将元件移动到 BUTTOM 层。 答：可以的，选择所需改动元件，右击，选择 properties,里面可以改层. 14 问：Pads 怎么能设置网络的线宽, 在布置电源和地时线宽和信号线都布一致，有没有方 法让同一个网络的线宽是一致的，比如让 vcc 都是 0.5 的宽度，GND 是 1 的。 答： setup--design rules----选 net ,在左边 nets 中选你要设置的 net,如选 GND， 点 Clearance， 在 Recommended下填入想要的线宽即可。 。 。15 问：flood 与 hatch 的区别? 答：flood:重新灌铜，hatch:按你上次灌铜后的轨迹恢复灌铜。16 问：在 layout 中 pcb 已经布好了线，但是封装不对，想换封装，又不删除布线，怎么办 呢？ 答：选中它，右键，DEIT DECAL，然后调出正确的封装。退出，OK 17 问：在拐角处怎么会有方框？怎么消除？EDA365答： 在 PREFERENCE 参数对话框里，把 ROUTING 标签里的 PREFERENCES 里的 SHOW TRACKS 关掉，就没有了。18 问：看到好多的原理图，如果有一个信号在其它页里也有，就会标示出来，如 DAA[1.3.5] 这样。 答：19 问：求助 PADS 两块 pcb 板怎么才能合拼成一块，没原理图。 答：使用 reuse 功能。打开一块板子的 PCB,全选,点键按 MAKE REUSE.会提示你保存,输入自定义的文件名.即可将它保存为 reuse 文件. 然后打开另一个 PCB ,按 ECO TOOLBAR 下的 add reuse,即可指定文件,将刚才保存过的 reuse 文件加进来.选择你要摆放的位置即可. 在添加过程中,Refdes. 名会要求你增加前缀 or 后缀20 问：在 PADS PCB 中怎么设置非金属孔? 答：应该是在 PAD STACK 的 PLATE 。21 问：想去除电路板上的一些覆铜和走线上的绿漆，使之裸露，请问如何做？ 答：在 SOLDER MASK 层上编辑就可以。 22 问：那 1 盎司是多少呢?到底是多厚呢? 答：35UM。 23 问：焊盘间距 0.5MM，焊盘大小 0.27MM 的 BGA 怎么扇出？ 答：fanout 不出，打在焊盘上吧，钻 0.1mm 的激光孔，然后用塞孔工艺。不然就只能用盲孔了。 24 问：solder mask&paste mask 答：solder mask:阻焊.通常开窗补偿为 4-10mil，paste mask:锡膏。通常比 solder mask 大。 我们从 PCB 板厂拿到的板就是 solder mask, 而送去 SMT 加工的话,就需要做钢网,就是锡膏 层,paste top 和 paste bottom 这两层。 PROTEL 中是这样的：Top solder 为加锡的地方。25 问：怎么在管脚名称上放低电平触发标志上划线？ 答：这个和 Protel 是一样的，\O\E\1& F* b. k I:。36526 问：在 pads logic 中找了半天，没有找到自动元件排列选项。请问 logic 是不是没有这项 功能？ 答：pads2007 logic 的_]元件编号自动排列, pcb 端有 renumber 功能,可以用 ECO 方式骰 logic。 27 问：怎么样设置成网状敷铜？ 答： tools-&options-&gridsE Hatch grid 显示格点的倍数或相同就可以。E 28 问：最近有新案,用到 BAG176 封b的 IC,球(直):0.4+/-0.05mm ,牲cg距 e:0.65。 ,BGA 的^孔大小O置槎嗌,安全g距。如果㈤g距O置:0.1mm,那走最粗 只能是:0.05mm copper:此外设置为显示格点的 3 倍或更大， wkeepout:答：用不着 6mil，外两排可以拉出 BGA 外面打孔。内两排打盘中孔，板厚不能超 1.2mm， 层数限六层。29 问：前两天我的一个同学问了我一个问题，为什么铺了铜还是有很多的飞线，好像没有 铺铜一样，不过检查错误却没有误，怎么回事呢？ 答：PADS 就是这样的，检查连接性没错就好，飞线可以不用理它。 30 问：为什么 BGA 要自动扇出呢？ 答：自动 fanout 效率比较高，而且整齐。fanout 完成后，再进行手工布线。原创：手机 LAYOUT 注意点本贴根据自己 LAY 手机经验总结，希望对大家有用。 手机 LAYOUT 注意点 1.射频线 a.IQ 信号，其中 I、Q 各一组，四根走线尽量等长，需两两靠近走线，走线之上下层及四周需包地保护。 b.传输线与地之间须隔开 15mil 以上，传输线与参考层之间的内层相应区域应挖去铜箔，且不能有其它网 络之走线和过孔； c. APC、AFC 线，尽量不用贯孔，走线之上下层及四周需包地保护。 2.音频线 a. 音频线包括 MIC 线、SPK 线、REC 线、MP3 线等； b. 音频线须避开干扰大的线,不能靠近电源和时钟线7 D4 N% h* N$ q2 e- O' p EDA365( K( s, [7 I2 \. d& v & B/ v) B; U% T# X* E* R% N$ mEDA365 论 坛网站 |PCB 论坛网| PCB la yout 论 坛|SI 仿真技 术论坛 ; o5 O 1 ` & d& B9 sc. 音频线走线两两贴近，尽量等长，尽量不用贯孔，走线之上下层及四周须包地保护 3.时钟线 a. b. c.9 q & t% U + t# _ , w. g ( s5 R & _% Y时钟线包括 13MHz、26MHz、32KHz 等； 时钟线须以最短路径走，避免打贯孔，不能靠近电源线和音频线； 时钟线之上下层及四周须包地保护EDA365 论坛 网站|PC B 论坛 网|PCB layou t 论坛| SI 仿 真技术 论坛& t 5 ?2 i ( O& E : p0 D : n4.电源线 a. b. c. d. 电源层各电源之间，电源和地之间，电源和板边之间需有 20mil 以上绝缘带； Bypass Capacitor 尽量靠近 IC 摆放，以最短路径走线，就近接地； 充电电流 Vcharge 走线须 40mil 以上，且尽量多打过孔至电源层EDA365# ]1 y( z4 K7 S# }$ O9 L EDA365' e4 S) k7 i) H5 @去 PA 的 VBAT 须走 80mil 以上，PA 下尽量不走线，且尽量多打过孔至电源层，尽量避开数据线，地EDA365 论 坛网 EDA365 论坛 网: x/ r9 U$ o2 M6 E7 ]址线和控制线。 5.防静电 a. b. c. 键盘面尽量不走线；静电保护器件尽量靠近被保护器件相应管脚，线径为 10mil～12mil； 尖端放电器件尽量放在被保护器件相应管脚附近，走线线径为 10mil；9 o 1 {5 Kz; J; @4 }( z9 `9 ^6.接地线 a. b. 层 之板边接地需有 20mil 以上之露铜以改善 EMI Layout 注意问题 一：ESD 器件3 [! x& ^5 u1 f) e/ G& s接地层必须完整接地，不得有任何走线； 除电源层之外的各层板边需有 20mil 以上的接地保护， 且每隔一定间距需有一过孔接地； c. 表由于 ESD 器件选择和摆放位置同具体的产品相关，下面是一些通用规则： 1．让元器件尽量远离板边。EDA365 论坛网% F5 s 2 M. |1 }6 P2 s# @9 G: }) zEDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿 真技术 论坛: G & q+ ]8 l( X: [2．敏感线（Reset，PBINT）走板内层不要太靠近板边；RTC 部分电路不要靠近板边。 3．可能的话，PCB 四周保留一圈露铜的地线。 4. ESD 器件接地良好，直接（通过 VIA）连接到地平面。 5. 受保护的信号线保证先通过 ESD 器件，路径尽量短。 二：天线7 G: _( `& l4 G EDA365) D; j# `* { V7 i+ g1. 13MHz 泄漏，会导致其谐波所在的 Channel: Chan5, Chan70，Chan521、586、651、716、781、846 等灵 敏度明显下降；13MHz 相关线需要充分屏蔽。EDA365& z+ t/ l. @: l9 e& r7 A2. 一般 FPC 和 LCDM 离天线较近，容易产生干扰，对 FPC 上的线需要采取滤波（RC 滤波）措施和屏蔽 FPC，并可靠接地。靠近天线部分的板上线（不管什么类型）尽量要走到内层或采取一定的屏蔽措施，来 降低其辐射。 （板内的其他信号可能耦合到走在表层的信号线上，产生辐射干扰。 ） 三．LCD 1. 注意 FPC 连接器的信号定义：音频信号线最好两边有地线保护；音频信号线与电平变换频繁的信号线要 有足够间距；EDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛| SI 仿真技 术论坛 2 p8 `0 }& T- G2. FPC 上的时钟信号及其他电平变换频繁的信号要有地线保护减少 EMI 影响；$ a9 D) A6 A1 D0 e( D* [3. LCD 的数据线格式是否和 BB 芯片匹配？例如 i80 或 M68 在时序上要求不一致等问题。EDA365 论坛 网站|PCB 论坛网|PCB lay out 论坛| SI 仿真技 术论坛 / k# y ! A! x0 h0 c4 b, ^5 N4. 设计中对 LCM 上的 JPEG IC 时钟信号的频率，幅值要满足需求。如果时钟幅度不够可能导致 JPEG 不 工作或不正常； 注意 Camera 的输入时钟对 Preview 的影响， 通常较高的 Preview 刷新帧数要求时钟频率高。 5. 布局上，升压电路远离天线；音频器件和音频走线；给 Camera 供电的 LDO 靠近 Camera 放置；主板上 Hall 器件的位置要恰当，不能对应上盖 LCD 屏的位置，否则上盖的磁铁不能正对着 Hall 器件。 四．音频设计 PCB 布局 1. 音频器件远离天线、RF、数字部分，防止天线辐射对音频器件（音频功放等）的干扰；如果靠的很近， 应该考虑使用屏蔽罩。* j4 C' w5 t2 o3 Z8 a. R2 r EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛* a3 k* G # S2 `7 m& `6 k& i2. 所有 audio 信号在进入芯片（SC6600B，音频功放等）的地方应该加滤波电路，防止天线辐射通过音频信 号线进入到芯片。 3. 差分电路布局时应该做到对称；应该考虑电路信号的走向，并且要考虑到布线的顺畅。 4. 音频器件周围尽量不放置别的器件，从布局上防止其他电路对 Audio 电路的影响。EDA365 论坛网. ?: }9 r! t. h5. 布局时应该考虑安装，防止整机安装以后，音频器件可能受到的异常干扰，如 cable，LCD，机壳等。 6. MIC 和耳机信号的滤波电容应尽量靠近相应的接口。为了减小噪声的引入，AVDDVB，AVDDVBO， AVDDAUX， AVDDBB， VBRER1 的滤波电容离 PIN 要尽可能的近。 基带芯片的 PIN AVDD36 滤波电容 33UF 要离 PIN AVDD36 尽可能的近。 7. 8. 音频器件应该远离供给射频 PA 的 VBAT 电源路线， 最好其和 PA 分别处于板的两边， 间隔比较大。 布局时应该考虑避开电流的主要回流路径。EDA365 论坛网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿 真技术 论坛) i# Z! p. O& _& t/ f% n, a3 y音频部分 PCB 布线 1.差分音频信号线采用差分的走线规则。尽量作到平行，等长同层走线。注意音频信号线与其他信号的隔离（通常用地隔离） 。 2. 3. 保证所有 audio 信号经过滤波以后进入到芯片之前不能受到任何天线辐射的干扰。 尽量避免其它信号（power,digital, analog,RF 等）对与音频信号的干扰。禁止出现其它信号与音频信号平行走线，避免交叉。尤其需要注意那些在整机安装完成以后可能会受到 RF 强烈辐射的信号。 4. 5. 6. 滤波电路的输入输出级在布线时注意相互隔离，不能有耦合，影响滤波效果。 Vbias 信号受到干扰，会严重引起上行噪音。在布线时应该防止其受到干扰。' H; e I7 j9 G& n) H* j电源信号采用星型走线，到 PA 的电源线应该是单独一根走线，并且短、粗；保证 PA 到电源地之间的地回路阻抗足够小。避免 PA 工作时在 VBAT 上产生的 217HZ 跌落幅度过大。 7. 8. 9.+ l( x7 _% B% G. e4 I0 @, s上行、下行音频电路和走线尽量与其它电路和走线隔离，特别需要注意避开数字和高频电路。 模拟地尽量形成块状，能起到较好的干扰屏蔽和信号耦合效果。EDA3658 h( P c$ i+ k) A' E; v基带芯片音频部分电源 AVDD36，AVDDVB，AVDDVBO，VBREF1 的走线要尽量短、足够的宽。微过孔的种类 电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔 (microvia)。 通常微过孔直径为 0.05mm 至 0.20mm， 这些过孔一般分为三类， 即盲孔(blind via)、 埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层 线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延 伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中 可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件 的黏着定位孔。EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿 真技术 论坛( u' y 0 p3 S5 f# ^EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛 7 H& ~% k' W, Q2 T 1 J+ S# I采用分区技巧+ B2 x* j$ `0 Q& \在设计 RF 电路板时，应尽可能把高功率 RF 放大器(HPA)和低噪音放大器(LNA)隔离开来。就是让高功率 RF 发射电路远离低功率收电路。如果 PCB 板上有很多空间，那么可以很容易地做到这一点。但通常零组 件很多时，PCB 空间就会变的很小，因此这是很难达到的。可以把它们放在 PCB 板的两面，或者让它们交 替工作，而不是同时工作。高功率电路有时还可包括 RF 缓冲器(buffer)和压控振荡器(VCO)。设计分区可以 分成实体分区(physical partitioning)和电气分区(Electrical partitioning)。实体分区主要涉及零组件布局、方位 和屏蔽等问题；电气分区可以继续分成电源分配、RF 走线、敏感电路和信号、接地等分区。 实体分区 零组件布局是实现一个优异 RF 设计的关键，最有效的技术是首先固定位于 RF 路径上的零组件，并调整其 方位，使 RF 路径的长度减到最小。并使 RF 输入远离 RF 输出，并尽可能远离高功率电路和低功率电路。 最有效的电路板堆栈方法是将主接地安排在表层下的第二层，并尽可能将 RF 线走在表层上。将 RF 路径上 的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主接地上的虚焊点，并可减少 RF 能量泄漏 到层叠板内其它区域的机会。EDA365$ A& a5 J6 v& }% K在实体空间上，像多级放大器这样的线性电路通常足以将多个 RF 区之间相互隔离开来，但是双工器、混 频器和中频放大器总是有多个 RF/IF 信号相互干扰，因此必须小心地将这一影响减到最小。RF 与 IF 走线 应尽可能走十字交叉，并尽可能在它们之间隔一块接地面积。正确的 RF 路径对整块 PCB 板的性能而言非 常重要，这也就是为什么零组件布局通常在行动电话 PCB 板设计中占大部份时间的原因。 在行动电话 PCB 板上，通常可以将低噪音放大器电路放在 PCB 板的某一面，而高功率放大器放在另一面， 并最终藉由双工器在同一面上将它们连接到 RF 天线的一端和基频处理器的另一端。这需要一些技巧来确 保 RF 能量不会藉由过孔，从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以藉由将盲孔 安排在 PCB 板两面都不受 RF 干扰的区域，来将过孔的不利影响减到最小。EDA365 论坛 网/ X+ T8 w8 y : a# R. n6 H& P* `金属屏蔽罩EDA365) r0 E2 t1 _ 4 h) z有时，不太可能在多个电路区块之间保留足够的区隔，在这种情况下就必须考虑采用金属屏蔽罩将射频能 量屏蔽在 RF 区域内，但金属屏蔽罩也有副作用，例如：制造成本和装配成本都很高。 外形不规则的金属屏蔽罩在制造时很难保证高精密度，长方形或正方形金属屏蔽罩又使零组件布局受到一 些限制；金属屏蔽罩不利于零组件更换和故障移位；由于金属屏蔽罩必须焊在接地面上，而且必须与零组 件保持一个适当的距离，因此需要占用宝贵的 PCB 板空间。EDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛|SI 仿真技 术论坛) f! V/ C6 X7 }! \7 {尽可能保证金属屏蔽罩的完整非常重要，所以进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好将信号线路层的下一层设为接地层。 RF 信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线 出去， 不过缺口处周围要尽可能被广大的接地面积包围， 不同信号层上的接地可藉由多个过孔连在一起。 尽 管有以上的缺点，但是金属屏蔽罩仍然非常有效，而且常常是隔离关键电路的唯一解决方案。 电源去耦电路* ?1 Y5 G+ \' H; {3 ~/ r' _4 i EDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛|SI 仿真技 术论坛 7 H. G& }. B1 ~此外，恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的 RF 芯片对电源的噪 音非常敏感，通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。(图一)EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛- e8 \3 f9 a) B《图一 芯片电源去耦电路》最小电容值通常取决于电容本身的谐振频率和接脚电感，C4 的值就是据此选择的。C3 和 C2 的值由于其自 身接脚电感的关系而相对比较大，从而 RF 去耦效果要差一些，不过它们较适合于滤除较低频率的噪音信 号。RF 去耦则是由电感 L1 完成的，它使 RF 信号无法从电源线耦合到芯片中。因为所有的走线都是一条 潜在的既可接收也可发射 RF 信号的天线，所以，将射频信号与关键线路、零组件隔离是必须的。 这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是：C4 要尽可能靠近 IC 接脚并接地， C3 必须最靠近 C4， C2 必须最靠近 C3， 而且 IC 接脚与 C4 的连接走线要尽可能短， 这几个组件的接地端(尤 其是 C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层相连的过孔应该尽可能 靠近 PCB 板上的组件焊盘，最好是使用打在焊盘上的盲孔将连接线电感减到最小，电感 L1 应该靠近 C1。EDA365. a( f4 V$ D$ {' ~一个集成电路或放大器常常具有一个开集极(open collector)输出，因此需要一个上拉电感(pullup inductor)来 提供一个高阻抗 RF 负载和一个低阻抗直流电源，同样的原则也适用于对这一电感的电源端进行去耦。有 些芯片需要多个电源才能工作，因此可能需要两到三套电容和电感来分别对它们进行去耦处理，如果该芯 片周围没有足够的空间，那么去耦效果可能不佳。 尤其需要特别注意的是:电感极少平行靠在一起， 因为这将形成一个空芯变压器， 并相互感应产生干扰信号， 因此它们之间的距离至少要相当于其中之一的高度，或者成直角排列以使其互感减到最小。 电气分区8 b- T2 F X1 F0 k. G电气分区原则上与实体分区相同，但还包含一些其它因素。现代行动电话的某些部份采用不同工作电压， 并借助软件对其进行控制，以延长电池工作寿命。这意味着行动电话需要运行多种电源，而这产生更多的 隔离问题。电源通常由连接线(connector)引入，并立即进行去耦处理以滤除任何来自电路板外部的噪音，然 后经过一组开关或稳压器，之后，进行电源分配。EDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛| SI 仿真技 术论坛! _( G& r ~在行动电话里，大多数电路的直流电流都相当小，因此走线宽度通常不是问题，不过，必须为高功率放大 器的电源单独设计出一条尽可能宽的大电流线路，以使发射时的压降 (voltage drop)能减到最低。为了避免太多电流损耗，需要利用多个过孔将电流从某一层传递到另一层。此外，如果不能在高功率放大器的电 源接脚端对它进行充分的去耦，那么高功率噪音将会辐射到整块电路板上，并带来各种各样的问题。高功 率放大器的接地相当重要，并经常需要为其设计一个金属屏蔽罩。 RF 输出必须远离 RF 输入在大多数情况下，必须做到 RF 输出远离 RF 输入。这原则也适用于放大器、缓冲器和滤波器。在最坏的情 况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激 振荡。它们可能会变得不稳定，并将噪音和互调相乘信号(intermodulation products)添加到 RF 信号上。 如果射频信号线从滤波器的输入端绕回输出端，这可能会严重损害滤波器的带通特性。为了使输入和输出 得到良好的隔离，首先在滤波器周围必须是一块主接地面积，其次滤波器下层区域也必须是一块接地面积， 并且此接地面积必须与围绕滤波器的主接地连接起来。把需要穿过滤波器的信号线尽可能远离滤波器接脚 也是个好方法。此外，整块电路板上各个地方的接地都要十分小心，否则可能会在不知不觉中引入一条不 希望发生的耦合信道。(图二)详细说明了这一接地办法。 有时可以选择走单端(single-ended)或平衡的 RF 信号线(balanced RF traces)， 有关串音(crosstalk)和 EMC/EMI 的原则在这里同样适用。平衡 RF 信号线如果走线正确的话，可以减少噪音和串音，但是它们的阻抗通常 比较高。而且为了得到一个阻抗匹配的信号源、走线和负载，需要保持一个合理的线宽，这在实际布线时 可能会有困难。EDA365 论坛 网 5 {7 V0 H 6 N8 m c, ~《图二 滤波器四周被接地面（绿色区域）包围》EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛- ]9 ~; a$ X$ S2 k6 g% x. V H! m% b! g$ y 6 q7 hEDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛; ^$ i2 s+ s- W) ^) M& b缓冲器 缓冲器可以用来提高隔离效果，因为它可把同一个信号分为两个部份，并用于驱动不同的电路。尤其是本 地振荡器可能需要缓冲器来驱动多个混频器。当混频器在 RF 频率处到达共模隔离(common mode isolation) 状态时，它将无法正常工作。缓冲器可以很好地隔离不同频率处的阻抗变化，从而电路之间不会相互干扰。EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛. F5 W# q/ X+ k缓冲器对设计的帮助很大，它们可以紧跟在需要被驱动电路的后面，从而使高功率输出走线非常短，由于 缓冲器的输入信号电平比较低，因此它们不易对板上的其它电路造成干扰。 压控振荡器EDA365 论坛网 站|PCB 论坛网|PCB lay out 论坛| SI 仿真 技术论 坛 8 H% }$ T& s7 H1 Q% d压控振荡器(VCO)可将变化的电压转换为变化的频率，这一特性被用于高速频道切换，但它们同样也将控 制电压上的微量噪音转换为微小的频率变化，而这就给 RF 信号增加了噪音。总之，在压控振荡器处理过 以后， 再也没有办法从 RF 输出信号中将噪音去掉。 困难在于 VCO 控制线(control line)的期望频宽范围可能 从 DC 到 2MHz，而藉由滤波器来去掉这么宽的频带噪音几乎是不可能的；其次，VCO 控制线通常是一个 控制频率的反馈回路的一部份， 它在很多地方都有可能引入噪音， 因此必须非常小心处理 VCO 控制线。E: t3 z- i0 O5 r! G2 F# _! [ 2谐振电路2 e/ }4 ~4 G6 m谐振电路(tank circuit)用于发射机和接收机，它与 VCO 有关，但也有它自己的特点。简单地说，谐振电路 是由一连串具有电感电容的二极管并连而成的谐振电路， 它有助于设定 VCO 工作频率和将语音或数据调变 到 RF 载波上。W) }$ {1 z- f0 P' Y6 P9 J$ ?( N所有 VCO 的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的零组件、占据面积大、通常运 行在一个很高的 RF 频率下，因此谐振电路通常对噪音非常敏感。信号通常排列在芯片的相邻接脚上，但这些信号接脚又需要与较大的电感和电容配合才能工作，这反而需要将这些电感和电容的位置尽量靠近信 号接脚，并连回到一个对噪音很敏感的控制环路上，但是又要尽量避免噪音的干扰。要做到这点是不容易 的。EDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛|SI 仿真技 术论坛 0 i7 K) ~# E2 |# c' c' G+ [) `自动增益控制放大器EDA365 论坛 网# s& u, Z$ [) P- C自动增益控制(AGC)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有 AGC 放大器。 AGC 放大器通常能有效地滤掉噪音，不过由于行动电话具备处理发射和接收信号强度快速变化的能力，因 此要求 AGC 电路有一个相当大的频宽，这就使 AGC 放大器很容易引入噪音。 设计 AGC 线路必须遵守模拟电路的设计原则， 亦即使用很短的输入接脚和很短的反馈路径， 而且这两处都 必须远离 RF、IF 或高速数字信号线路。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去 耦。如果必须在输入或输出端设计一条长的走线，那么最好是选择在输出端实现它，因为，通常输出端的 阻抗要比输入端低得多，而且也不容易引入噪音。通常信号电平越高，就越容易将噪音引入到其它电路中。 接地 要确保 RF 走线下层的接地是实心的，而且所有的零组件都要牢固地连接到主接地上，并与其它可能带来 噪音的走线隔离开来。此外，要确保 VCO 的电源已得到充分去耦，由于 VCO 的 RF 输出往往是一个相当 高的电平，VCO 输出信号很容易干扰其它电路，因此必须对 VCO 加以特别注意。事实上，VCO 往往放在 RF 区域的末端，有时它还需要一个金属屏蔽罩。* X* T0 W5 v9 u! A- P% A! g在所有 PCB 设计中，尽可能将数字电路远离模拟电路是一个大原则，它同样也适用于 RF PCB 设计。公共 模拟接地和用于屏蔽和隔开信号线的接地通常是同等重要的。同样应使 RF 线路远离模拟线路和一些很关 键的数字信号，所有的 RF 走线、焊盘和组件周围应尽可能是接地铜皮，并尽可能与主接地相连。微型过 孔（microvia）构造板在 RF 线路开发阶段很有用，它毋须花费任何开销就可随意使用很多过孔，否则在普 通 PCB 板上钻孔将会增加开发成本，这在大批量产时是不经济的。 将一个实心的整块接地面直接放在表 面下第一层时，隔离效果最好。将接地面分成几块来隔离模拟、数字和 RF 线路时，其效果并不好，因为 最终总是有一些高速信号线要穿过这些分开的接地面，这不是很好的设计。 4.1 Normal Design guide check3 ]- E) y. Z% |6 X& T在 PCB layout 的过程中需要注意以下注意事项： 4.1.1 DCXO Crystal PCB layout0 D' G' p& W. N: ZDCXO 是非常敏感的器件，容易受外界干扰，尤其是时钟信号干扰。从 4210 的封装来看，Xtal1、Xtal2 距离 SPI 总线的 SCLK 非常近，更需要关注。否则非常容易导致相位误差恶化、灵敏度不佳等。 4.1.2 Matching NetworkEDA365 论 坛网站|PCB 论 坛网 |PCB lay out 论坛|SI 仿真技 术论坛. s7 |9 z' p5 xLNA 的输入 layout 至关重要，layout 的优劣将直接影响灵敏度、AM suppression 以及 blocking 等性能。V8 ]1 U0 SEDA365 论坛网, L-在 LNA 和 sawfilter 中间的 matching network 的设计布局将直接决定最终的设计能否成功。EDA365 论坛 网站|PCB 论坛网|PCB lay out 论坛| SI 仿真技 术论坛 f6 U) p7 j3 s/ T' l1,高 Band 的性能更容易受到干扰，所以 DCS/PCS band 的 matching network 电路一定要对称; 2,器件之间的布线一定要尽可能的短; 3,差分走线的环路面积要尽可能的小;2 v/ x3 E ; E! XEDA365 论坛网 站|PCB 论 坛网|PCB lay out 论坛|SI 仿真技 术论坛 5 n* I3 y & D* o( |; |6 W4,sawfilter 的接地一定要就近多打通孔，从而可以有效的提高 sawfilter 的带外抑制指标;EDA36 5 论坛 网& }3 u% _; u# \5,sawfilter 和 matching network 下面的地需要镂空，距地平面的距离满足大于 400um 的最小要求;EDA R( I* B, d6,sawfilter 的输入需要注意 50 欧姆阻抗匹配， 需要综合板材、 层厚、 距离地宽度等因素设计 50 欧姆地走线。 4.1.3 RF Output RF 输出到 PA 输入部分需要综合板材、层厚、距离地的宽度等因素设计 50 欧姆走线。 1,RF 输出本身还有 DC 成分，一般要在 PA 输入前加隔直电容; 2,为了匹配 PA 的输入，还需要加上 PI 衰减网络; 3,RFOUT 和 PA 之间的走线要直，距离要短，走线需要避开时钟、基带接口等，以避免互相干扰; 4,注意多打通孔以避免 RFOUT 和周围空间的耦合。 4.1.4 Power SupplyEDA365 论坛网 站|PCB 论坛网|PCB lay out 论坛| SI 仿真 技术论 坛# r, C/ B0 i V$ k o # y & k& _: }1 b EDA `. ^3 d 2 _为保证电源干净， 电源的输入 pin 均需要就近接去耦电容； 电源线不要过细,按照 1A/mm 的走线规则设计。 VPA 走线 50mil，Vrf 走线 10mil。 4.1.5 BB I/Q BBIQ 信号的质量将会影响到 Modulation Spectrum 等 RF 性能， 因此在 layout 的过程中需要注意差分走线， 避免同 CLK、RFOUT 等信号平行走线，避免共模干扰。 4.2 EMI 走线注意点EDA3654 d: V& j) ~3 X& T9 D; h 2 D8 H EDA365 论坛 网 N: A3 w' n7 A, PSC6600M 提供 2 个时钟， 给 SDRam 的时钟 （软件设置为 72MHz） ， 给 sensor 的时钟 （软件设置为 72MHz） ， 它们都是由 PLL 分频得到，PLL 的频率为 144MHz，在 PCB 布线时，要尤其注意这些 CLK 的走线，尽量 抑制这些线对外部的辐射，走线时遵循以下几个原则。 1,给 sensor 的 clk 上下两层要有地平面使之与接收通路的走线相隔离， 该线不能正走在接收通路走线的正下 方，该线避免使用 2-7 的孔；) c, B% }+ F4 n1 q+ u ^. b2, clkmcu 的走线要上下左右有地使之与其他走线相隔离，该线避免打 2-7 孔，该线不能走在键盘 pad 下； 3,在 SC6600M 的 clkmcu pin 的周围的走线要同样作好隔离，这些线尽量避免走到 top 或 bottom 层； 4,进入 EMI Filter 的线最好不要裸露在 top 或 bottom 层。EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛. E( T- z& |9 H! O# H9 a + x& q4 X! Z6 Z- r9 p9 M3 L手机 PCB Layout 与布局经验总结; x4 ~& m6 U+ W+ ^* t+ {0 y & U1.sirf reference 典型的四，六层板，标准 FR4 材质 2.所有的元件尽可能的表贴. X0 a& x3 d9 q& D* w s8 Q3.连接器的放置时，应尽量避免将噪音引入 RF 电路，尽量使用小的连接器，适当的接地 4.所有的 RF 器件应放置紧密，使连线最短和交叉最小（关键）9 Y; [ _4 ]4 n6 P; q0 k% V3 x' s0 B1 D- E+ D5.所有的 pin 有应严格按照 reference schematic.所有 IC 电源脚应当有 0.01uf 的退藕电容， 尽可能的离管脚近，而且必须要经过孔到地和电源层 6.预留屏蔽罩空间给 RF 电路和基带部分，屏蔽罩应当连续的在板子上连接，而且应每 隔 100mil（最小）过孔到地层 7.RF 部分电路与数字部分应在板子上分开 8.RF 的地应直接的接到地层，用专门的过孔和和最短的线3 Z$ C2 f8 l8 o' I ' f* d/ C8 Z8 S3 W6 |9.TCXO 晶振和晶振相关电路应与高 slew-rate 数字信号严格的隔离10.开发板要加适当的测试点EDA y ! F# m+ _& s) u- ?11.使用相同的器件，针对开发过程中的版本EDA365& [/ Z+ g S) w1 H) h12.使 RTC 部分同数字，RF 电路部分隔离，RTC 电路要尽可能放在地层之上走线EDA365 论坛 网站|PCB 论坛 网|PCB lay out 论 坛|SI 仿真 技术论 坛 5 f& o0 I1 M- O : G; ]- g( X在数字和模拟并存的系统中，有 2 种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立 地一块，模拟地独立一块，单点用铜皮或 FB 磁珠连接，而电源不分开；另一种是模拟电源和数字电源分 开用 FB 连接，而地是统一地地。这两种方法效果是否一样？ 应该说从原理上讲是一样的。因为电源和地 对高频信号是等效的。 区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但 是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统 EMC 质量。因此，无论分 割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。 现在也有一 些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。 + \, h3 |; F% L( }2 p1 o 何谓差分布线？ 差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两 根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。 高速数字芯片在其逻辑门跳变时，瞬间的电流变化量很大，上升沿或下降沿时间越小，变化量就越大，这 个变化会引起对应的电源地波动，从而产生了噪声。pads 的快捷键,记不住就上来看看B.1 总体设置(GLOBAL Settings)% I- M7 \. p 2 R0 { 0 l8 F 1 zEC 打开或关闭设计画面补充格式显示模式。 D 打开或关闭当前层高优先显示权。 DO 打开或关闭通孔显示模式。EDA3 65 Y _ 6 I$ @ 9 }; t ( hw ww.eda 365.co m8 O& u& c% i! f1 }$ X; `2 {E 设置暂停走线方式以测试点、过孔或没有过孔为结束方式。 I 进行数据库完整性测试。ED A3653 n, ?: c& {) W% d& sL&n& 改变当前层，如 L2，则当前层为第二层。 N&s& 使某一网络高亮，如 NVCC。 N- 逐一取消 N&s&所点亮的网络。 N 取消全部高亮的网络。EDA 365 论 坛网站| PCB 论 坛网|P CB lay out 论坛|SI 仿真技 术论坛) U( F& h* [3 I Y( H www.eda365.c om! K6 p. G. P s+ L: Z2 I! d0 e, y2 P9 [3 i% l1 A # D: ] % U5 f ! GO&r& 将焊盘或走线以外框的形式显示。 PO 将灌铜只显示外框。EDA365 论坛网 1 H8 L 1 D& f 2 H' { - Z. ~EDA 365! { 6 T4 } 2 A& Z # m- N & g2 K 2 K% | 2 DQ 打开快速测量器，从当前位置开始测量。 QL 对点亮的网络、管脚对走线和某一选择范围进行快速测量其长度。 R&n& 设置最小显示线宽，小于此值的线则只显示其中心线，例如 R30。 RV 保持建立重复性使用电路模式。 SPD 显示生成混合分割层的数据。 SPI 显示热焊盘标示符号“X”在其热焊盘上。 SPO 显示混合分割层的外框。 T 设置设计画面为透明显示模式。 X 打开或关闭文字外框显示。EDA365 论坛网 4 A% i 8 U3 X 1 o6 I EDA36 5 论坛 网站|PC B 论坛 网|PCB layou t 论坛| SI 仿 真技术 论坛 6 T 6 E; k % D' m ( p9 v ! O2 Y , yW&n& 改变线宽，例如 W&10&。 B.2 栅格(Grids)EDA365 论坛网 4 X : `0 l ( R4 P ! m. [ $ QG&x&{&y&} 过孔和设计栅格设置。例如 G 25，G 8.3 或 G 16-2/3，G25 25。 GD&x&{&y&} 显示栅格设置。例如 GD 8-1/3，GD 25 25。 GP 显示或关闭极性栅格。 GP r a 移动到一个指定的极点坐标点。 GPR r 在一个角度 a 条件下，移动到一个半径为 r 的点处。 GPA a 在半径 r 一定的条件下，按指定的角度 a 移动。 GPRA da 在半径 r 一定的条件下，按当前的角度 da 进行移动。 GPRR dr 在角度 a 一定的条件下，按当前的半径 dr 进行移动。 GR&xx& 设置设计栅格，如 GR 8-1/3，GR 25 25，G 25。EDA365 论坛网站 |PC B 论坛网| PCB la yout 论坛|SI 仿真技 术论坛 EDA36 5 论坛 网: q& k7 O# [% v2 q( p* G2 u EDA365 论坛网 站|PCB 论 坛网|P CB lay out 论 坛|SI 仿真技 术论坛/ D( J+ d K* M! r; G4 l1 u( _3 C( C7 L1 l( \: r1 REDA36 5 论坛 网站|PC B 论坛 网|PCB layou t 论坛| SI 仿 真技术 论坛# | 8 {% p ) M; c + OJ! O& U/ b. b2 ?: sGV&xx& 设置过孔栅格，如 GV 8-1/3，GV 25 25 或 GV 25。 B.3 搜索(Search)www.eda365.c om! Y' o' @+ h2 d3 VEDA365 论坛网* X3 Y0 Y+ @9 \# v3 f# Q, qS&s& 查找元件或元件管脚，如 SU 1.1 or SU 1。 S&s&&n& 查找一个绝对坐标点，如 S 。 SR&n&&n& 查找一个相对坐标点，如 SR 200 200。 SRX&n& 保持当前 Y 坐标不变，寻找一个相对 X 坐标点，如 SRX 300。 SRY&n& 保持当前 X 坐标不变，寻找一个相对 Y 坐标点，如 SRY 400。EDA365 论坛网 站|PCB 论坛网 |PCB l ayout 论坛|S I 仿真 技术论 坛 2 D' c& L4 |& o7 r 2 H& s% |' [& {& T1 k# ASS&s& 寻找或选择某一个或某一类元件，此命令支持通配符号“*”，如 SS U10、SS &s&*、c$ t7 y0 B( w& gEDA365 论坛网 站|PCB 论坛网 |PCB l ayo u t 论 坛 | S I 仿 真 技 术 论 坛 * U 0 F $ T 5SS C*。注意这个命令在布局中是非常有用的，如需要选择所有的电阻使用 SS R*。 SX&n& 保持当前 Y 坐标不变，寻找一个指定的绝对 X 坐标点，如 SX 300。 SY& n& 保持当前 X 坐标不变，寻找一个指定的绝对 Y 坐标点，如 SY 400。 XP 寻找或选择使用像素而不是线宽的线段。 B.4 角度(Angles)EDA365 论坛网 + X- ` 6 g# s % D9 a : Q E DA365 论坛网 站|PCB 论坛网 |PCB l ayout 论坛|S I 仿真 技术论 坛+ Q7 H5 `0 Z- aG) h& u8 P# P& k# UAA 转换到任意角度模式。 AD 转换到斜角度模式。 AO 转换到直角模式。 B.5 取消(Undo) UN[&n&] 可取消多次的操作，因为 n 是可变的。 RE[&n&] 重复多次操作。 B.6 设计规则检查 DRC(Design Rule Checking) DRP 禁止违背设计规则。 DRW 违背警告模式。 DRI 忽略设计规则。EDA36 5 论坛 网站|PC B 论坛 网|PCB layou t 论坛| SI 仿 真技术 论坛' ? . R. q # d* J EDA365& O* | ) P4 @ 0 {) S - k! ^ & R EDA365 论坛网 站|PCB 论坛网 |PCB l ayout 论坛|S I 仿 真技术论 坛 3 | K3 D( r) G+ l5 X, lwww. 0 b- o , i* ] 9 V- ] 1 zzDRO 完全关闭设计规则。 B.7 走线(Routing)EDA 365 论 坛网站| PCB 论 坛网|P CB lay out 论坛|SI 仿真技 术论坛 2 C+ U ( P1 n / T1 {EDA365 论坛网站 |PCB 论 坛网|P CB lay out 论 坛 |SI 仿真技 术论坛 5 rj7 ^% D0 L+ |5 {E 以无过孔结束暂停走线。 LD 使当前层直线为垂直或水平方向。 PL&n&&n& 锁定当前操作层对。如 PL 1 2 or PL top bottom SH 打开或关闭推挤模式。 V&NAME& 选择当前使用过孔类型。 VA 自动过孔选择。: X( c% d ' f/ P ( |6 w - h3 R 3 ~VP 使用埋孔或盲孔式过孔。 VT 使用通孔式过孔。 T 使用透明模式。 B.8 绘制对象(Drafting Objects) HC 转换到绘制圆形图形模式。8 M( L+ W: D$ W. `' }/ H + X+ {& X8 x+ a) `$ q) L. kHH 转换到绘制非封闭性图形模式。HP 转换到绘制多边形图形模式。 HR 转换到绘制矩形图形模式。 B.9 替代鼠标单击(Mouse Clickwww.ed a365.c om. v' ?1 e- l6 [EDA365 论坛网 9 r & T- H 9 h2 T 4 F2 p & o( vM 激活当前功能模式下的弹出菜单，相当于单E DA365 论坛网 站|PCB 论坛网 |PCB l ayout 论坛|S I 仿真 技术论 坛# o* k% \: |5 r% t4 e- O[Spacebar 相当于在妆前十字光标位置单击鼠标左键， B.10 其它方面(Various) ? 显示当前的帮助主题。 BMW 找开 MediaWizard 对话框。 BLT 打开 Log TEST 对话框。 F&s& 打开文件，s 为打开文件的路径和名称EDA 365 论 坛网站| PCB 论 坛网|P CB lay out 论坛|SI 仿真技 术论坛/ M! J: m* J0 t9 G5 t+ a- U' PPowerPCB 技巧集锦 ORCAD 的修改后网表二次导入 POWERPCB 的问题 ORCAD 的原理图做了修改,要二次将网表导入 POWERPCB,听说要和 POWERPCB 板的原来网表做 比较,然后要将比较后的网表载如 POWERPCB 在 TOOL----COMPARE/ECO TOOL 把新旧两个 PCB 输进去，然后 RUN 一下生成 ECO 文档，最后 在 OLD PCB 中导入 ECO 文件即可！ 小弟第一次做有盲孔埋孔的扳子，但不知道怎么做，请各位大虾帮忙，谢谢 在 SETUP\PAD STACKS 里可以设置的，先选择 partial，然后选择从哪一层打到哪一层就可 以了。 用 powerpcb 软件走蛇行线的时候，每次画圆弧都要在走线过程中点鼠标右键，在下拉菜单 里选择：add arc，这样感觉十分麻烦，请问有没有什么办法可以增加类似快捷键的东东， 只要在走线时点个什么键就可走出圆弧来了？？ 第一步： 在 setup/preferences 面板的 design 下的 miters 中设置为 arc， 且 ratio 为 3.5。 第二步：布直角的线。 第三步：选中该线（NET/PIN PAIRS） ，右击鼠标，选中 add miters 命令即可很快画出绕线 请教大家：在 POWERPCB 里面如何单独对选择的过孔及焊盘加泪滴？1。将 Generate Teardrop 勾上，在 Teardrops 下选 Curved,将 length 各 width 设为最小；2，选中要加的线，Ctrl+T 将其设为 Default。 参数中 routing 设置中勾中 generate teardrops,找任何一个带泪滴的 trace,c trl+T,action 项选 del,Aplly to :all. 然后选中单独要加泪滴的 trace,ctrl+t.action :add,aplly:selectionPOWER PCB 内层属性设置与内电层分割及铺铜一 POWER PCB 的图层与 PROTEL 的异同 我们做设计的有很多都不止用一个软件，由于 PROTEL 上手容易的特点，很多朋友都是先学的 PRO TEL 后学的 POWER，当然也有很多是直接学习的 POWER，还有的是两个软件一起用。由于这两个软件在图层 设置方面有些差异，初学者很容易发生混淆，所以先把它们放在一起比较一下。直接学习 POWER 的也可以 看看，以便有一个参照。 首先看看内层的分类结构图 ＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ 软件名 PROTEL: 属性 正片 层名 MIDLAYER 用途 纯线路层 MIDLAYER 负片 INTERNAL INTERNAL POWER : 正片 NO PLANE 纯线路层 NO PLANE SPLIT/MIXED 负片 CAM PLANE 混合电气层（用铺铜的方法 COPPER POUR） 混合电气层（内层分割层法 PLACE AREA） 纯负片 （无分割，如 GND） 纯负片 混合电气层（包含线路，大铜皮） （无分割，如 GND） 带内层分割（最常见的多电源情况） －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝ 从上图可以看出，POWER 与 PROTEL 的电气图层都可分为正负片两种属性，但是这两种图层属性中 包含的图层类型却不相同。 1.PROTEL 只有两种图层类型，分别对应正负片属性。而 POWER 则不同，POWER 中的正片分为两种类型，NO PLANE 和 SPLIT/MIXED 2.PROTEL 中的负片可以使用内电层分割，而 POWER 的负片只能是纯负片（不能应用内电层分割，这一点不 如 PROTEL）。内层分割必须使用正片来做。用 SPLIT/MIXED 层,也可用普通的正片(NO PLANE)＋铺铜。 也就是说，在 POWER PCB 中，不管用于电源的内层分割还是混合电气层，都要用正片来做，而普 通的正片（NO PLANE)与专用混合电气层（SPLIT/MIXED）的唯一区别就是铺铜的方式不一样！负片只能是 单一的负片。（用 2D LINE 分割负片的方法，由于没有网络连接和设计规则的约束，容易出错，不推荐使 用） 这两点是它们在图层设置与内层分割方面的主要区别。 －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 二 SPLIT/MIXED 层的内层分割与 NO PLANE 层的铺铜之间的区别 1.SPLIT/MIXED:必须使用内层分割命令（PLACE AREA)，可自动移除内层独立焊盘，可走线，可以方便的在 大片铜皮上进行其他网络的分割，内层分割的智能化较高。2.NO PLANEC 层：必须使用铺铜的命令(COPPER POUR)，用法同外层线路，不会自动移除独立焊盘，可走线， 不可以在大块铜皮上进行其他网络的分割。也就是说不能出现大块铜皮包围小块铜皮的现象。 －－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 三 POWER PCB 的图层设置及内层分割方法 看过上面的结构图以后应该对 POWER 的图层结构已经很清楚了，确定了要使用什么样的图层来完 成设计，下一步就是添加电气图层的操作了。 下面以一块四层板为例： 首先新建一个设计，导入网表，完成基本的布局，然后新增图层 SETUP-LAYER DEFINITION,在 EL ECTRICAL LAYER 区，点击 MODIFY,在弹出的窗口中输入 4，OK，OK。此时在 TOP 与 BOT 中间已经有了两个 新电气图层，分别给这两个图层命名，并设置图层类型。 把 INNER LAYER2 命名为 GND，并设定为 CAM PLANE，然后点击右边的 ASSIGN 分配网络，因为这层 是负片的整张铜皮，所以分配一个 GND 就可以，千万不要分多了网络！ 把 INNER LAYER3 命名为 POWER， 并设定为 SPLIT/MIXED （因为有多组电源， 所以要用到内层分割） ， 点击 ASSIGN，把需要走在内层的电源网络分配到右边的 ASSOCIATED 窗口下（假设分配三个电源网络）。 下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连 接到内层（小技巧，先暂时把 POWER 层的类型定义为 CAM PLANE，这样凡是分配到内层的电源网络且打了 过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。 第一步是给网络上色，以利于区分各个接点位置，按快捷键 CTRL+SHIFT+N，指定网络颜色（过程 略）。 然后把 POWER 层的图层属性改回 SPLIT/MIXED，再点击 DRAFTING-PLACE AREA，下一步即可绘制第 一个电源网络的铺铜。 1 号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网 络名称。 2 号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要 在已经铺好的大铜面上切出一块来作为新的网络。 还是点击 PLACE AREA， 然后按照颜色指示绘制切割区域， 当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由 于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分 配该网络名称。 3 号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令 来做。点击 DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边， 双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个 网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。 至此已基本完成整个布线工作，最后用 POUR MANAGER-PLANE CONNECT 进行灌铜，即可出现下图的 效果。此主题相关图片如下：知识---powerpcb 中总线布线的布骤:总线步线布骤如下: 1.打开 DRC 2.单击设计工具盒的总线步线图标, 3.在工作区单击鼠标右键,选择 Select pin/vias/tacks. 4.在总线步线 mode 下,区域选择步线的 Pin,net.请问各位高手，如何将 POWERPCB 的库转为 ALLEGRO 的库啊，不胜感激 将 powerpcb 图档转成 ascII 由 cadence 直接读如,files\import\pads 然后需要将零件的 pad 替换 再 files\export\libraries powerpcb 转 ascII 最好转 3.5 版在 POWER PCB 中，在自动铺补中一般有两种选择 1，flood over 铺补灌满 2，diagonal 型十字型 请问：在铺铜时如何做到将板上一般插件的孔（焊接孔）设置为 2 十字型花孔， 其它不焊接孔（如：VIA 孔）设计为 1 实心灌满状态孔？ 请知道如何设置的同志们帮下忙！谢谢！！！ 在 参 数 设 置 里 ， 点 选 Thermals: Square and 在 右 边 有 NON-dirlled Thermals------pad shape------- 选 择Orthogonal.这样设置后重新 FLOOD，就会有十字花孔。谢谢！这样的话是所有孔都为十字型花孔了。 我要的效果是：板上元件插件的孔（焊接孔）为十字型花孔状态 其它不焊接孔（如：VIA 孔）设计为实心灌满状态。。 步骤：选中自动补铜外框――CTRL+Q――references――选中 Flood over via 即可。POWERPCB 设计中 reuse 功能的实现（原创）reuse 功能为 powerpcb 提供的设计重复（即：实现模块化设计的系 统）。对于 reuse 功能的成功使用，大大提高我们的工作效率；且可 以在新的设计中调用一些成功设计、性能优越的模块，从而提高我们 的新产品 pcb 设计的成功率。reuse 对于 reuse 功能的实现我们应注意：作为成功 reuse 的前提：reuse 与被 reuse 部分必须相同的 part type、相同或相似的网络、相同的 decal 封装。对于电路设计 人员所要注意的就是｀相同的 part type＇，要求须使用相同的 log ic family，此点必须在原理图导入 pcb 文件中之前就做到，因为导 入 pcb 之后，logic family 就无法再进行修改（可能为 powerpcb 的 一个 bug），从而造成无法pcb 板的层数不同也会造成无法 reuse。解决的办法是(1) 如 reuse 中层数不够，可打开｀setup＇里的｀layer definition＇ 对话框，增加 reuse 的层数，即可 reuse；（2）如 reuse 中层数超 出，也可以采取（1）的方法，减少层数，但由于一般来说，原 reus e 中采取多层的结构必有其用处， 所以不推荐或增加新设计中 的 pcb 层数，但由此必将增加长期成本，所以，但出现（2）情况时， 通常不要 reuse；生成新的 reuse 之前，必须保证，该 reuse 所要调用的所有 器件必须是没有走线的器件，如有走线，软件将认为是已被使用的器 件，因此将不会去调用该器件，从而造成无法 把有连线的器 件的连线去掉,其中有个技巧是在原理图(POWERLOGIC)选中器件(其他原理图不能同步修改， 因此只能在 POWERPCB 里自己选， 然后打散)， 然后在 POWERPCB 中打散，即可去掉连线，不必一个一个的去找去删， 可提高效率。生成新的 reuse 时，对应的走线、过孔、铜皮、2D 线及文 本将自动生成， 因此一些独立的 2D 线等我们也可做成 reuse，调入 新设计中，如由 2D 线组成的实达网络标实，可做成 reuse 调入，从 而减少添加时间，在此种情况调入时，生成的文本里全为 WARNING， 可不必理会；**此点电路设计人员须注意**，在原理设计中所有器件的 P ins,均有相应的对应编号，因此在新设计中的，应注意 pin 的连接顺 序应相同，此点主要是体现在阻、容上容易忽视。我在某一次设计中 发现其电源滤波电容无法 reuse,经过试验后，发现这些电容只有 1 脚接地，2 脚接电源才能因此，希望以后的电路设计均要保持 相同的管脚连接方式；在生成 reuse 时， 经常会发生生成的 reuse 与其它器件连接 的线相反了或是混乱了，这往往发生在通过电阻与其他器件在相连 时，原因是由于这部分电阻的某一端，具有类似的网络属性，而另一 端不同， 因此在调用 reuse 时， 调用这些类是网络时， 位置随意乱排， 从而造成了混乱。要避免此种情况的发生，就要把想要 reuse 的部分的线走得尽量完整，这样的话，调用时接近一一对应，可以避免此种 情况发生；调用 reuse 时， 软件系统将生成一个 powerpcb.err 的文档， 该文档将指出无法 reuse 的原因，因此可以参照该文档对 pcb 或 reu se 进行一些修改，从而达到 reuse 的目的，主要要注意的是以下几 点：a) 先看“Component Matching Types＂，该表将列出 reus e 中的所有器件及封装和当前设计中还可调用的（即没有布线的）所 有器件及封装， 必须保证当前设计中的器件必须多于或等于 reuse 所 需的器件；b) 参看“Matched/Unmatched Components＂，该表将列出 reuse 与当前设计中所有匹配和不匹配的器件，在最后一项“matche d＂中，将说明器件是否匹配，｀yes＇为匹配，不用管、｀no＇为不 匹配，须加以注意；再参看里面不匹配的原因，有的大器件（管脚较 多的器件）可能是有的网络线未走因此造成不匹配，可在 pcb 里再走 一部分先后再尝试一些器件可能网络未连接对，如：5），须 要求电路设计者修改原理图的连接方式再尝试 reuse；有些器件(通 常为极个别器件)可能修改原理图后也未必能实现 reuse,可在生成 r euse 时，就把他们去掉，从而实现 reuse。我是用手工布的,但是 bus 走线加过孔换层后,间距太大, 而且走线到元件后,结束 bus 总线时,bus 总线全都散开,bus 不听话? 我的经验是：调整格点的大小，如果你的 clearence :5，但 grid:1 0，这样你的走线和 via 会打在 10 的整数倍上，而造成间距太大的 问题。另外，结束 bus route 时会全部重整过 trace, 你可以到 pre ference\routing\smoothing control\ enable bus routing smoot hing 决定是否将其 打勾，多试过几次后，你会爱上这个功能的。PADS 快捷键设置通孔显示模式：D+O 设置铜只显示外框形式：P+O 改变当前层：L（如改当前层为第二层，为 L2） 测量：从当前位置开始测量：Q 改变线宽：W 设置栅格：G 对找元件管脚或元件：S 寻找绝对坐标点：S（n）(n) 改变走线角度：AA 任意角，AD 斜角，AO 直角 取消当前操作：UN，如 UN(1)为取消前一个操作 重复多次操作：RE 设计规则检查：打开:DRP,关闭：DRO，忽略设计规则：DRI， 以无过孔形式暂停走线：E 锁定当前操作层对：PL(n)(n) 选择当前过孔使用模式： 自动过孔选择：VA埋孔或盲孔：VP 通孔模式：VT 保存：CTRL+S 打开：CTRL+O 新建：CTRL+N 选择全部：CTRL+A 全屏显示：CTRL+W 移动：CTRL+E