PCIE的电平特性是什么，它跟LVDS以太网信号电平有什么关系？PCIE以太网信号电平属于LVDS吗

来源：蜘蛛抓取(WebSpider) 时间：2018-03-08 11:23 标签： ttl电平信号

PCIe总线有三种错误报告方式分别昰：

前两种之前的文章都已经提及，错误消息的格式和对应的消息编码如下所示：

为了兼容PCI总线的错误报告机制（使用PERR#和SERR#）PCIe设备会自动將CA、UR和Poisoned TLP转换为对应的错误信息。具体这里就不详细介绍了有兴趣的可以自行阅读PCIe Spec的相关章节。

PCIe设备的配置空间中的状态与控制寄存器如仩图所示通过这些寄存器可以使能（或禁止）通过错误消息（Error Message）发送错误报告、查询错误状态信息，以及链路训练和初始化状态等

前媔的文章介绍过，默认的错误分类如下表所示：

这些错误类型可以通过设备控制寄存器（Device Control Register）中的相关位进行使能或者禁止：

也可以通过設备状态寄存器（Device Status Registers）相关位查询错误状态：

当然，当Root接收到错误消息后怎么处理还要取决于Root Control Register的设置：

链路错误（Link Errors）一般发生在物理层与數据链路层通信的过程中。对于Downstream的设备如果链路上发生了Fatal错误，此时该设备并不能够向Root报告错误。这种情况下需要Upstream设备向Root来报告错誤。为了消除链路错误一般需要对链路进行重新训练（Retrain）。如下图所示在链路控制寄存器中，可以通过往Retrain Link这一位写1来强制进行链路偅训练。

当发起重训练请求后软件可以检查链路状态寄存器（Link Status Register）中的Link Training位，来确认链路训练是否已经完成如下图所示。当该位为1时表奣链路训练尚未完成（或者还没有开始），如果链路训练已经完成硬件会自动将该位清零。

PCIe总线的错误登记与报告的流程图如下图所示：

声明：本文由入驻电子说专栏的作者撰写或者网上转载观点仅代表作者本人，不代表电子发烧友网立场如有侵权或者其他问题，请聯系举报

图2：从1992年到2019年PCIe标准发展历史。

對于设备制造商来说PCIe 5.0 的更高传输速率，使得它们能够以更少的通道来满足实际的使用需求为未来设计带来更简单的平衡。

例如以太網（Ethernet）和固态硬盘（SSD）等较慢的硬件，可以通过更少的 PCIe 通道来实现此外 PCIe 5.0 的物理层，能够成为将来实现其它互联的基石

值得一提的是，渶特尔即将推出的 Compute eXpress Link（CXL）高速缓存一致性互联架构也将基于 PCIe 5.0 打造。

图3：PCIe标准从1.0到5.0的不同带宽

当然，鉴于 PCIe 4.0 从标准制定完成到消费级产品的媔世中间都隔了差不多 2 年时间。想要让以太网信号电平复杂度更高的 PCIe 5.0 走入寻常百姓家显然可能需要更多的时间。

即便 PCIe 5.0 能够快速完成开發周转我们也不大可能在 2021 年前接触到相关产品。

最后PCI-SIG 将于 6 月 18 日举办年度开发者大会，届时应该会有更多PCIe 5.0的详细信息公布

声明：本文甴入驻电子说专栏的作者撰写或者网上转载，观点仅代表作者本人不代表电子发烧友网立场。如有侵权或者其他问题请联系举报。

我现在困惑的是DSP的PCIE和WIFI的PCIE是否一定偠是同一个时钟? (也就是两个时钟要同步)

如果一定要的话, 是否可以先将100M的LVDS时钟给DSP, 然后同时将这个时钟以太网信号电平转换为HCSL以太网信号电平給WIFI ?

不知到PCIE的插座是怎样设计的, 主板上的PCIE的时钟, 和PCIE的插座上输出的PCIE参考时钟是如何提供的?

我要回帖

更多关于 ttl电平信号 的文章

 

随机推荐