AMD Radeon
RX480 在PCI E 3.0 X8下能挥发最大性能吗？ - 知乎4被浏览<strong class="NumberBoard-itemValue" title="分享邀请回答12 条评论分享收藏感谢收起显卡插错插槽的后果?PCI-E X16与X8性能PK
来源：pconline 原创&
作者：Man.2&
责任编辑：lijiasheng&
　　【PConline 评测】我们购买的主板往往有多个PCIE插槽，不要说ATX大板，我们经常买到的MicroATX也基本会有两条PCIE插槽，到底这两条插槽有什么区别？我们装机的时候是否可以随便插着用？我们来详细看看。　　PCI Express（以下简称PCI-E）采用了目前业内流行的点对点串行连接，能提供更高的传输速率和质量。PCI-E的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16，规格从1条通道连接到32通道，较短的PCI-E卡可以插入较长的PCI-E插槽中使用，但不同的规格提供的带宽也不一样。由于我们日常用的主板最容易看到的是PCI-E X16和PCI-EX8，因此我们重点说说这两种规格。PCI-E x16和x8有什么区别？
PCI-E x16和x8的带宽区别
　　PCI-E影响最大的就是带宽，其中X16模式是X8模式的两倍，着眼看，似乎相差很大。怎么区分PCI-E x16和x8？　　既然PCI-E X16和X8的带宽差一倍，那么到底怎么区别这两条插槽呢？现在很多主板都会在PCI-E插槽上有标注，让用户知道哪一条插槽是PCI-E X16，哪一条是PCI-E X8，但也有例外，一些同路品牌会有忽视了这一点。那么怎样才能最直接识别PCI-E到底是X16还是X8呢？答案：插槽看针脚。PCI-E X16识别方法PCI-E X8识别方法　　从插槽针脚的多少，我们就知道这条PCI-E的插槽到底是多少了。PCI-E X16都是整条插槽有针脚的，而PCI-E X8则只有半条，PCI-E X4那就更少了。&&百科小知识：　　为什么大多数主板都只有一条PCI-E X16？因为市面上大多出CPU内部都只有一条PCI-E X16控制器，而主板要增加更多的PCI-E X16则增添PCI-E X16控制芯片，主板的制作成本会增加，因此主流的主板都只配一条PCI-E X16。&为什么我们会把显卡插到PCI-E X8上？　　其实把显卡撞到第二条插槽上，有时候确实很无奈的选择。散热器占据太多空间　　笔者相信用高端平台的朋友都会装个霸气的散热，但往往牛X的散热器占据很多空间，甚至把PCI-E X16的那条插槽挡住了。显然很无奈，那么就会把显卡插到其他插槽上了。非主流主板，容易与显卡有冲突　　另外，某些品牌的主板，为了把主板的PCI拓展插槽丰富一些，都会把PCI-E插槽往上设计，这样很容易会产生杯具。如果使用长一点板身的显卡，就容易与内存插槽，甚至主板供电线产生冲突了。装第二条槽，让机箱内的空间更合理　　再说，如果把显卡装到第二条PCI-E，装机的时候，机箱内部的布线空间会更充裕，也更有利于显卡散热。　　似乎把显卡插到第二条PCI-E，有很多好处，可以让装机变得更简单，但这样做，对显卡性能又会带来怎样的影响？我们马上进入评测室测试一番。
键盘也能翻页，试试“← →”键
DIY硬件图赏
DIY论坛帖子排行
最新资讯离线随时看
聊天吐槽赢奖品基本概念/pci Express
WY576F Intel82576PCI Express的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16（X2模式将用于内部接口而非插槽模式）。较短的PCI Express卡可以插入较长的PCI Express插槽中使用。PCI Express接口能够支持热拔插，这也是个不小的飞跃。PCI Express卡支持的三种电压分别为+3.3V、3.3Vaux以及+12V。用于取代AGP接口的PCI Express接口位宽为X16，将能够提供5GB/s的带宽，即便有编码上的损耗但仍能够提供4GB/s左右的实际带宽，远远超过AGP 8X的2.1GB/s的带宽。PCI Express规格从1条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同的需求。例如，PCI Express X1规格支持双向数据传输，每向数据传输带宽250MB/s，PCI Express X1已经可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求，但是远远无法满足图形芯片对数据传输带宽的需求。因此，必须采用PCI Express X16，即16条点对点数据传输通道连接来取代传统的AGP总线。PCI Express X16也支持双向数据传输，每向数据传输带宽高达4GB/s，双向数据传输带宽有8GB/s之多，相比之下，广泛采用的AGP 8X数据传输只提供2.1GB/s的数据传输带宽。尽管PCI Express技术规格允许实现X1（250MB/秒），X2，X4，X8，X12，X16和X32通道规格，但是依形式来看，PCI Express X1和PCI Express X16将成为PCI Express主流规格，同时芯片组厂商将在南桥芯片当中添加对PCI Express X1的支持，在北桥芯片当中添加对PCI Express X16的支持。除去提供极高数据传输带宽之外，PCI Express因为采用串行数据包方式传递数据，所以PCI Express接口每个针脚可以获得比传统I/O标准更多的带宽，这样就可以降低PCI Express设备生产成本和体积。另外，PCI Express也支持高阶电源管理，支持热插拔，支持数据同步传输，为优先传输数据进行带宽优化。在兼容性方面，PCI Express在软件层面上兼容的PCI技术和设备，支持PCI设备和内存模组的初始化，也就是说驱动程序、操作系统无需推倒重来，就可以支持PCI Express设备。PCI Express是新一代能够提供大量带宽和丰富功能以实现令人激动的新式图形应用的全新架构。PCI Express可以为带宽渴求型应用分配相应的带宽，大幅提高中央处理器（CPU）和图形处理器（GPU）之间的带宽。对最终用户而言，他们可以感受影院级图象效果，并获得无缝多媒体体验。PCI Express的主要优势就是数据传输速率高，目前最高的16X 2.0版本可达到10GB/s，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，能满足一定时间内出现的低速设备和高速设备的需求。PCI-Express最新的接口是PCIe 3.0接口，其比特率为8GT/s，约为上一代产品带宽的两倍，并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要的新功能，用以改善数据传输和数据保护性能。像INTEL、IBM、、LSI、OCZ、、三星(计划中)、SanDisk、STEC、SuperTalent和东芝(计划中)等，而针对海量的数据增长使得用户对规模更大、可扩展性更强的系统所应用，PCIe 3.0技术的加入最新的LSI MegaRAID控制器及HBA产品的出色性能，就可以实现更大的系统设计灵活性。PCI Express采用串行方式传输Data。它和原有的ISA、PCI和AGP总线不同。这种传输方式，不必因为某个硬件的频率而影响到整个系统性能的发挥。当然了，整个系统依然是一个整体，但是我们可以方便的提高某一频率低的硬件的频率，以便系统在没有瓶颈的环境下使用。以串行方式提升频率增进效能，关键的限制在于采用什么样的物理传输介质。人们普遍采用铜线路，而理论上铜这个材质可以提供的传输极限是10 Gbps。这也就是为什么PCI Express的极限传输速度的答案。因为PCI Express工作模式是一种称之为“电压差式传输”的方式。两条铜线，通过相互间的电压差来表示逻辑符号0和1。以这种方式进行资料传输，可以支持极高的运行频率。所以在速度达到10Gbps后，只需换用光纤（Fibre Channel）就可以使之效能倍增。PCI Express是下一阶段的主要传输总线带宽技术。然而，GPU对总线带宽的需求是子系统中最高的，显而易见的是，视频在PCI Express应占有一定的分量。显然，PCI Express的提出，并非是总线形式的一个结束。恰恰相反，其技术的成熟仍旧需要这个时间。当然了，趁这个时间，那些芯片、主板、视频等厂家是否能出来支持是PCI Express发展的关键。PCI-Express是最新的总线和接口标准，它原来的名称为“3GIO”，是由英特尔提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高可达到10GB/s以上，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，芯片组。当然要实现全面取代PCI和AGP也需要一个相当长的过程，就象当初PCI取代ISA一样，都会有个过渡的过程。起源和现状WY576-F2 Intel825762001年春季的IDF上Intel正式公布PCI Express，是取代PCI总线的第三代I/O技术，也称为3GIO。该总线的规范由Intel支持的AWG（Arapahoe Working Group）负责制定。2002 年4月17日，AWG正式宣布3GIO 1.0规范草稿制定完毕，并移交PCI-SIG进行审核。开始的时候大家都以为它会被命名为Serial PCI（受到串行ATA的影响），但最后却被正式命名为PCI Express。2006年正式推出Spec2.0（2.0规范）。PCI Express总线技术的演进过程，实际上是计算系统I/O接口速率演进的过程。PCI总线是一种33MHz@32bit或者66MHz@64bit的并行总线，总线带宽为133MB/s到最大533MB/s，连接在PCI总线上的所有设备共享133MB/s～533MB/s带宽。这种总线用来应付声卡、10/100M网卡以及USB 1.1等接口基本不成问题。随着计算机和通信技术的进一步发展，新一代的I/O接口大量涌现，比如千兆（GE）、万兆（10GE）的以太网技术、4G/8G的FC技术，使得PCI总线的带宽已经无力应付计算系统内部大量高带宽并行读写的要求，PCI总线也成为系统性能提升的瓶颈，于是就出现了PCI Express总线。PCI Express总线技术在当今新一代的存储系统已经普遍的应用。PCI Express总线能够提供极高的带宽，来满足系统的需求。PCI-E 3.0规范也已经确定，其编码数据速率，比同等情况下的PCI-E 2.0规范提高了一倍，X32端口的双向速率高达32Gbps。诞生和概念虽然，除了3D显示卡以外，直到现在还没有哪个计算机配件脱离PCI总线的束缚另起炉灶，诸如千兆网卡、声卡、RAID卡等都还在循规蹈矩的奉行着PCI规范，但，PC技术的快速发展已经让PCI总线越来越显现出不足，尤其是最近的千兆网络以及视频应用等外设，会使PCI可怜的133MB/s带宽难以承受，当几个类似外设同时满负荷运转，PCI总线几近瘫痪。不但如此，随着技术的不断进步，PCI电压难以降低的缺陷越来越凸出出来，PCI规范已经成为PC系统的发展桎梏，彻底升级换代迫在眉睫。到了2001年，在Intel春季的IDF上，Intel正式公布了旨在取代PCI总线的第三代I/O技术，该规范由Intel 支持的AWG(Arapahoe Working Group）负责制定，并称之为第三代I/O总线技术（3rd Generation I/O，也就是3GIO），也就是后来的PCI Express总线规范。不过在公布之初，应用环境、配套设备还不是很完善，并不为人们所关注。到了日，AWG正式宣布3GIO 1.0规范草稿制定完毕，并移交PCI-SIG进行审核，该规范最终却被命名为PCI Express，而到了2003年Intel春季IDF上，Intel正式公布了PCI Express的产品开发计划，PCI Express最终走向应用。
PCI-E3.0/pci Express
PCI-E 3.0路线图常见的显卡都是PCI-E 2.0标准的，制定于2007年，速率5GT/s，x16通道带宽可达8GB/s。按照原先的路线图，PCI-E 3.0标准将在2010年进入市场，不过实际上却是2010年才完成PCI-E 3.0标准的最终方案，而直到一年后HD 7970发布才真正有显卡支持PCI-E 3.0。PCI-E 3.0：带宽更高、延迟更低与PCI-E 2.0相比，PCI-E 3.0的目标是带宽继续翻倍达到10GB/s，要实现这个目标就要提高速度，PCI-E 3.0的信号频率从2.0的5GT/s提高到8GT/s，编码方案也从原来的8b/10b变为更高效的128b/130b，其他规格基本不变，每周期依然传输2位数据，支持多通道并行传输。除了带宽翻倍带来的数据吞吐量大幅提高之外，PCI-E 3.0的信号速度更快，相应地数据传输的延迟也会更低。此外，针对软件模型、功耗管理等方面也有具体优化。简而言之，PCI-E 3.0就跟高速路一样，车辆跑得更快，发车间隔更低，座位更舒适。
规格比较/pci Express
WY5715F BCM5715SPCI Express x16 插槽PCI Express x1 插槽PCIe的规范主要是为了提升电脑内部所有总线的速度，因此频宽有多种不同规格标准，其中PCIe x16是专为显卡所设计的部分。AGP的资料传输效率最高为2.1GB/s，不过对上PCIe x16的8GB/s，很明显的就分出胜负，但8GB/s只有指资料传输的理想值，并不是使用PCIe接口的显示卡，就能够有突飞猛进的效能表现，实际的测试数据上并不会有这么大的差异存在。
传输通道数
主接口区Pin数
主接口区 长度
133/266 MiB/s
66/100/133 MHz
533/800/1066 MiB/s
PCI-X 2.0（DDR）
PCI-X 2.0（QDR）
512 MiB/s（双工）
1.0 GiB/s（双工）
2.0 GiB/s（双工）
4.0 GiB/s（双工）
8.0 GiB/s（双工）
甚至对于某些 PCI-E 1X插槽，我们完全可以将其锯开（这样有可能会失去质保），比如可以用来插上NVIDIA的显卡做为物理加速卡与ATI显卡一同工作。
协议问题/pci Express
在开发第一块基于PCI Express的SoC过程中，ClearSpeed公司为了在有限的时间和预算条件下确保PCI Express协议一致性而面临重重困难。PCI Express是一种复杂的协议，具有特别大的复盖范围。从管理的角度看，保证协议一致性没有其它更好的方法，只有采用标准驱动的验证过程。遗憾的是，即使做了上千次复盖相关场景的测试，仍留有相当大的复盖漏洞，从而使得这个方法没有可预测性，成本也很高。而另外一种普通的随机测试方法也没有足够的可预测性。ClearSpeed公司开始意识到，理想的方法可以产生显着的好处：它能最小化技术开发工作量，同时最大化测试应用控制。ClearSpeed公司率先采用Cadence公司提供的商用化PCIe验证IP。这种验证IP被称为UVC，包含了一致性管理系统（CMS），该系统将复盖空间划分和映射到了PCIe规范。CMS还提供受限随机测试（称为测试序列）形式的一致性测试套件，用于自动取得针对每个PCIe规范部分的高功能性复盖。ClearSpeed公司还在UVC基础上创建了自己的受限随机测试套件。相关复盖在每次测试组运行之后都会进行分析，从而能清楚地理解复盖漏洞出现在什么地方，并指导新的测试应在什么地方进行以到达未被复盖的场景。这种方法还向ClearSpeed提供了无价的项目管理工具，因为它能帮助理解和报告验证状态。ClearSpeed公司能够在每个主要的规范领域正常地跟踪复盖、缺陷统计和测试故障。工程背景ClearSpeed公司的产品范围包括芯片、加速器卡、机架模块、软件和支持。ClearSpeed公司的芯片、加速器卡和机架模块都可以与工业标准的x86系统一起使用。ClearSpeed公司的芯片采用C语言进行编程，并且公司向用户提供可与所有标准软件开发工具协同工作的完整IDE.与以前的CXS600芯片相比，主要变化如下：⒈ 一个芯片上有两个处理器内核（“MTAP”）⒉芯片上有一个标准的PCIe接口（相对私有PCIx接口而言）⒊ MTAP有多项的改进总体验证需求图1给出了ClearSpeed产品的架构。为了确保这个复杂产品的质量，需要对以下性能进行验证：⒈ 驱动程序代码与芯片的紧密集成⒉ 众多软件库和应用程序的集成⒊ 与各种主机（操作系统和芯片组）环境的兼容性⒋ 高性能和低功率从芯片本身看，主要验证挑战是最新引入的PCIe接口。为了应对这些验证挑战，ClearSpeed公司采用了一种适合待测复杂设计的先进验证策略。整个验证策略中有一些要点是可以明确的：⒈ 这种验证策略是以仿真为基础，并采用了复盖驱动的伪随机方法。⒉ 使用了分层仿真策略，从模块级开始，并逐渐向外扩展。⒊ 与软件的协同仿真非常重要，它有助于展示产品的正确性，并在芯片回厂时为硅片取得成功取得了良好开端。⒋软件协同仿真也是分层执行的，从驱动程序开始，一直扩展到应用程序。⒌ 模块和层次体系之间的验证再利用。⒍ 使用验证IP。这样做有利于充分利用该领域专家的现有知识，并有利于加快测试平台的开发速度。总的验证指导原则是在芯片开发初期从商业和技术角度获得签字确认标准。这些确认标准是客观性的，可以使用合适的准则进行测量。这样做具有很多优点，包括：⒈ 能够使所有感兴趣方预先同意用于验证的对象。⒉ 能够在项目执行中跟踪向验证签字确认方向发展的进程。⒊ 能够建立流片时的信心。为了与上述原则保持一致，预先对CSX700验证确认标准进行了定义。所选的关键指标有：⒈ 功能复盖目标：⑴ 优先级1复盖目标达到100%⑵ 所有其它复盖目标至少达到95%，并检查所有未实现的复盖目标。⒉ 编写和支持的所有系统级测试。⒊ 在所有可用PCIe服务器中工作的原型PCIe。⒋ 检查缺陷发现率以确保（与功能复盖一起）我们正在接近所有最重要缺陷已经被发现的点。⒌ 检查任何突出并已知未修复的问题，并评估它们的影响。下面将在上文描述的总体验证策略框架下讨论PCIe验证策略。模块级验证PCIe模块级测试平台。ClearSpeed公司已经开发过图中所示的AVCI、PVCI和私有协议，因此PCIe接口提出了主要的验证挑战。由于我们使用的IP来自不同的管线PHY和端点内核供应商，因此这种挑战越发艰巨。测试平台采用了许多UVC。除了PCIe UVC外，其它UVC都是ClearSpeed公司自己开发的。测试平台的其它部分使用公司自己的UVC有利于建立同质的eRM一致性系统（uRM和OVM）。选用第三方ⅥP的原因是因为：PCIe协议的复杂性；验证任务的工作量以及缺少内部资源；ⅥP的成熟度；独立的ⅥP可以由与内部开发小组不相干的外部PCIe专家组开发。系统级测试系统级测试平台包括了芯片和软件驱动堆栈。实际的软件驱动程序基本原样投入使用，除了在堆栈底部做了一些修改，即将调用做进了仿真环境中，并由软件驱动PCIe UVC。更多细节请参考图4。在本例中，驱动程序完成与硬件对话要做的所有事情，并且每个事务都要传送给仿真器。这样运行起来虽然比较慢，但确实能让我们测试DMA引擎等。驱动程序可以连接到PCIe层上面的仿真器。这样无需花费时间在完整仿真每个PCI事务上面就可以实现对更高层单元的仿真。这对仿真在处理器上运行的程序来说是非常有用的。虽然通过使用UVC可以在测试规范允许的地方（例如在一些要写入的数据中，在定义范围内的地址中）使用受限随机激励，但在系统级主要应用定向测试方法。在系统级存在许多现成的定向测试，主要目标是用它们扩展测试这个芯片的变化（如前所列出的）。许多vPlanning会话被保持以获得测试规范，然后我们就能跟踪这些测试的实现。一旦驱动程序堆栈经验证能与RTL一起工作，就可以运行较高层的软件。运行这些应用程序能给功能验证和性能验证带来高度的信心。在CSX700的开发过程中，ClearSpeed公司生产了一种基于现有硅片（CSX600）但用FPGA提供PCIe接口的产品，这样允许我们模拟PCIe接口并执行兼容性测试。也就是说，我们能将被模拟的PCIe接口连接到运行各种OS的众多服务器上，从而在流片前确定兼容性问题。它还能让我们更彻底地测试带PCIe的软件驱动程序堆栈接口。该方法可以识别主要位于PCIe堆栈物理层中的缺陷（FPGA中的PHY不同于我们芯片中的PHY），也让我们注意到我们连接的服务器中PCIe实现的变化数量，并促使我们提升取得很高复盖的重要性：我们对复盖划分优先等级，并为最高优先级对象设定100%的目标。然而，该方法不能识别通过仿真&；复盖也不能发现的PHY外的任何缺陷。这使我们相信，PCIe仿真中的高复盖将有助于取得很高的首次流片成功率。原型的其它优势还表现在软件开发方面。它能帮助PCIe软件驱动程序远早于CSX700硅片开发出来，加快基于CSX700的产品的上市时间。验证环境用于PCI Express的Incisive UVC能让用户专注于设计的任何部分或整个设计，并针对验证过程中每一阶段的特殊需要优化验证环境。Incisive UVC一般用于在模块、芯片和系统级对PCI Express器件进行功能验证。它也可以通过配置有选择地激活或关闭各个功能模块以及功能复盖和检测机制来优化特殊任务的验证。这样可以提供到验证收敛的最可预测路径，并最大化在仿真器和工作站方面做出的投资回报。自动激励产生与使用上千次定向测试的其它解决方案不同，用于PCI Express的UVC采用自动激励发生器来减少用户需要做的工作量。利用包含所供序列库在内的自动化情景产生功能，用户可以复盖主要协议功能以及难以到达的情景和边界案例。通过增加少量测试，剩余的边界案例就能被一一验证。这种方法有助于用户更快地发现更多缺陷，并让设计师有更多的时间进行DUT的私有功能测试。CMS可以实现整个过程的自动化。CMS验证CMS向用户提供了可执行的验证计划（vPlan）。vPlan与Enterprise Manager以及内置功能复盖模型一起可以提供清晰地报告哪些被复盖、还有哪些没被复盖所需的标准。这给用户提供了验证过程的路线图、收敛标准以及可预测的验证过程，并向项目或管理方提供明晰的状态报告。这种方法被称为复盖驱动的验证，可以帮助验证人员方便地识别复盖漏洞，并将资源集中用于DUT的有问题部分。Cadence的再利用方法可以快速建立功能验证环境，确保在从模块级验证向芯片级、系统级验证转移以及派生设计时能立即再利用基于UVC的环境。这种方法通过消除重复工作而节省了时间与资源。优先级划分通过使用能用来屏蔽掉与DUT无关的复盖区/条目的“透视图（perspective）”，ClearSpeed公司能够只考虑与实现有关的复盖点。ClearSpeed使用以下这个透视图：“端点，AER = On,VC 1-7 = Off，完成器退出 = Off,配置请求重试状态 = Off，抑制 = Off"CMS允许由主要的PCIe模块TPL、TXN、DLL、PHY、PMG、SYS和CONFIG报告复盖，这有助于ClearSpeed公司根据技术风险划分验证工作的优先级。我们认为物理层（PHY）存在较高的风险，因为物理层有两个不同的IP供应商，而且FPGA原型测试中没有复盖PHY（因为FPGA使用不同的PHY）；Power mgt是下一个最高优先级对象，因为在FPGA原型中没有复盖到它（由于技术限制的原因）；数据链路层是下一优先等级，因为它靠近PHY。我们还要求更细颗粒的优先级划分：模块内的优先级划分。虽然一般来说可以使用透视图进行优先级划分，但这种方法不能满足所有需要和优先级划分的使用模型。它缺少更细的颗粒和一些对CMS专业用户（如ClearSpeed和IP开发人员）来说更重要的再利用因素。测试套件CMS提供的一致性测试可以使你一开始就有一个很好的基本复盖，并因此而快速启动验证工作。ClearSpeed公司是比较早介入的，在整个项目中也在不断自我修正（附加的复盖项目和一致性测试），因此一致性测试取得的复盖在项目过程中会有变化。据Cadence公司估计，用户通过使用现成的CMS测试套件能够达到约70%的复盖。CMS测试也能经过配置进入PCIe协议的边界案例。然后，我们就可以写出许多自己的测试来驱动UVC达到想要的复盖水平。
硬件协议/pci Express
PCIe的连接是建立在一个双向的序列的（1-bit）点对点连接基础之上，这称之为“传输通道”。与PCI 连接形成鲜明对比的是PCI是基于总线控制，所有设备共同分享的单向32位并行总线。PCIe是一个多层协议，由一个对话层，一个数据交换层和一个物理层构成。物理层又可进一步分为逻辑子层和电气子层。逻辑子层又可分为物理代码子层（PCS）和介质接入控制子层（MAC）。物理层各式不同的PCI Express插槽（由上而下：x4,x16,x1，与 x16），相较于传统的32-bit PCI插槽（最下方），取自于DFI的LanParty nF4 Ultra-D机板于使用电力方面，每组流水线使用两个单向的低电压差分信号（LVDS）合计达到2.5兆波特。传送及接收不同数据会使用不同的传输通道，每一通道可运作四项资料。两个PCIe设备之间的连接成为“链接”，这形成了1组或更多的传输通道。各个设备最少支持1传输通道（x1）的链接。也可以有2，4，8，16，32个通道的链接。这可以更好的提供双向兼容性。（x2模式将用于内部接口而非插槽模式）PCIe卡能使用在至少与之传输通道相当的插槽上（例如x1接口的卡也能工作在x4或x16的插槽上）。一个支持较多传输通道的插槽可以建立较少的传输通道（例如8个通道的插槽能支持1个通道）。PCIe设备之间的链接将使用两设备中较少通道数的作为标准。一个支持较多通道的设备不能在支持较少通道的插槽上正常工作，例如x4接口的卡不能在x1的插槽上正常工作（插不入），但它能在x4的插槽上只建立1个传输通道（x1）。PCIe卡能在同一数据传输通道内传输包括中断在内的全部控制信息。这也方便了与PCI的兼容。多传输通道上的数据传输采取交叉存取，这意味着连续字节交叉存取在不同的通道上。这一特性被称之为“数据条纹”，需要非常复杂的硬件支持连续数据的同步存取，也对链接的数据吞吐量要求极高。由于数据填充的需求，数据交叉存取不需要缩小数据包。与其它高速数传输协议一样，时钟信息必须嵌入信号中。在物理层上，PCIe采用常见的8B/10B代码方式来确保连续的1和0字符串长度符合标准，这样保证接收端不会误读。编码方案用10位编码比特代替8个未编码比特来传输数据，占用20%的总带宽。有些协议（如SONET）使用另外的编码结构如“不规则”在数据流中嵌入时钟信息。PCIe的特性也定义了一种“不规则化”的运算方法，但这种方法与SONET完全不同，它的方法主要用来避免数据传输过程中的数据重复而出现数据散射。第一代PCIe采用2.5兆位单信号传输率，PCI-SIG计划在未来版本中增强到5~10兆位。数据链接层数据链接层采用按序的交换层信息包（Transaction Layer Packets,TLPs），是由交换层生成，按32位循环冗余校验码（CRC，本文中用LCRC）进行数据保护，采用著名的协议（Ack and Nak signaling）的信息包。TLPs能通过LCRC校验和连续性校验的称为Ack（命令正确应答）；没有通过校验的称为Nak（没有应答）。没有应答的TLPs或者等待超时的TLPs会被重新传输。这些内容存储在数据链接层的缓存内。这样可以确保TLPs的传输不受电子噪音干扰。Ack和Nak信号由低层的信息包传送，这些包被称为数据链接层信息包（Data Link Layer Packet,DLLP）。DLLP也用来传送两个互连设备的交换层之间的流控制信息和实现电源管理功能。交换层PCI Express采用分离交换（数据提交和应答在时间上分离），可保证传输通道在目标端设备等待发送回应信息传送其它数据信息。它采用了可信性流控制。这一模式下，一个设备广播它可接收缓存的初始可信信号量。链接另一方的设备会在发送数据时统计每一发送的TLP所占用的可信信号量，直至达到接收端初始可信信号最高值。接收端在处理完毕缓存中的TLP后，它会回送发送端一个比初始值更大的可信信号量。可信信号统计是定制的标准计数器，这一算法的优势，相对于其他算法，如握手传输协议等，在于可信信号的回传反应时间不会影响系统性能，因为如果双方设备的缓存足够大的话，是不会出现达到可信信号最高值的情况，这样发送数据不会停顿。第一代PCIe标称可支持每传输通道单向每秒250兆字节的数据传输率。这一数字是根据物理信号率2500兆波特除以编码率（10位/每字节）计算而得。这意味着一个16通道（x16）的PCIe卡理论上可以达到单向250*16=4000兆字节/秒（3.7G字节/每秒）。实际的传输率要根据数据有效载荷率，即依赖于数据的本身特性，这是由更高层（软件）应用程序和中间协议层决定。PCI Express与其它高速序列连接系统相似，它依赖于传输的鲁棒性（CRC校验和Ack算法）。长时间连续的单向数据传输（如高速存储设备）会造成>95%的PCIe通道数据占用率。这样的传输受益于增加的传输通道，但大多数应用程序如USB或以太网络控制器会把传输内容拆成小的数据包，同时还会强制加上确认信号。这类数据传输由于增加了数据包的解析和强制中断，降低了传输通道的效率。这种效率的降低并非只出现在PCIe上。
技术应用/pci Express
特科芯特科芯（TEKISM）PER970芯纪战舰系列 1TB PCI-E 固态硬盘
缓存：128MB*5读写速度：最大读：2000MB/s 最大写：1970MB/s主控：Marvell +SF2200 系列主控颗粒：原厂东芝颗粒闪存类型：MLC原厂颗粒启动功率：写入：20W 空闲：12W尺寸：193.1*127.1*21.7(mm) 工作温度：0℃~-+60℃保存温度：-40℃~-+85℃
影驰9600GT中将版
芯片厂商：NⅥDIA 显卡芯片：GeForce 9600GT 制造工艺：65纳米 显存类型：GDDR3 显存容量（MB):512 总线接口：PCI Express 2.0 16X 显存速度（ns):1.0ns 显存位宽：256bit 核心频率：650MHz 显存频率：1800MHz
七彩虹逸彩9600GT-GD3 CF黄金版 512M N1
芯片厂商：NⅥDIA 显卡芯片：GeForce 9600GT 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):512 显存速度（ns):1.0ns 总线接口：PCI Express 2.0 16X 显存位宽：256bit 核心频率：600MHz 显存频率：1800MHz
七彩虹逸彩9800GT-GD3 冰封骑士3F 512M
芯片厂商：NⅥDIA 显卡芯片：GeForce 9800 GT 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):512 显存速度（ns):1.0ns 总线接口：PCI Express 2.0 16X 显存位宽：256bit 核心频率：600MHz 显存频率：1800MHz
影驰9800GT+中将版
芯片厂商：NⅥDIA 显卡芯片：GeForce 9800 GT 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):512 显存速度：0.8ns 总线接口：PCI Express 2.0 16X 显存位宽：256bit 核心频率：650MHz 显存频率：2200MHz
影驰GTX260+上将
芯片厂商：NⅥDIA 显卡芯片：GeForce GTX 260 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):896 显存速度：0.8ns 总线接口：PCI Express 2.0 16X 显存位宽：448bit 核心频率：625MHz 显存频率：2000MHz
影驰9600GT节能加强版
芯片厂商：NⅥDIA 显卡芯片：GeForce 9600GT 显存类型：GDDR3 显存容量（MB):512 总线接口：PCI Express 2.0 16X 显存速度：1.0ns 显存位宽：256bit 核心频率：600MHz 显存频率：1600MHz
影驰9600GT加强版
芯片厂商：NⅥDIA 显卡芯片：GeForce 9600GT 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):512 显存速度（ns):1.0ns 总线接口：PCI Express 2.0 16X 显存位宽：256bit 核心频率：650MHz 显存频率：1800MHz
蓝宝石HDM 海外版 HDMI
芯片厂商：ATI 显卡芯片：Radeon HD 4850 制造工艺：55纳米 显存类型：GDDR3 显存容量（MB):512 显存速度（ns):1.0ns 总线接口：PCI Express 2.0 16X 显存位宽：256bit 核心频率：650MHz 显存频率：2000MHz
nⅥDIA Quadro NVS 290
适用类型：工作站 制造工艺：80纳米 显存位宽：64bit 核心频率：300MHz 显卡接口：PCI Express x16或PCI Express x1 DirectX版本：10
蓝宝石HD3850蓝曜天刃PRO 512MB
芯片厂商：ATI 显卡芯片：Radeon HD 3850 显存类型：DDRⅢ 显存容量（MB):512 显存位宽：256bit 总线接口：PCI Express 2.0 显存速度（ns):1.0ns
影驰9600GTE上将版
芯片厂商：NⅥDIA 显卡芯片：GeForce 9600GT 显存类型：DDRⅢ 显存容量（MB):512 显存位宽：256bit 总线接口：PCI Express 2.0 显存速度（ns):1.0ns
4路采集卡SVC404E是一款高性价比、高清晰度、质量稳定的PCI-E专业流媒体采集卡。该产品主要针对流媒体领域的要求，采用通用的 DirectShow 驱动架构，具有高效率的视频和声音采集能力。高性能的模拟视频前端滤波处理能力、高精度的音频采样能力，大大提升了视音频采集的清晰度。注释PCI Express是新一代能够提供大量带宽和丰富功能的新式图形架构。PCI Express可以大幅提高中央处理器（CPU）和图形处理器（GPU）之间的带宽。它可以给视频应用者更完美地享受影院级的图象效果，并获得无缝多媒体体验。应用领域基于互联网流媒体在线直播、视频会议系统、VOD点播、远程监控、教学、 DVD制作，硬盘播出、广告截播、媒体资产管理。技术特点四路独立的视音频采集处理。每路独立可以调成NTSC或PAL制。四路视频输入和四路音频输入。每路支持最大解晰度为NTSC：720x480；PAL：720X576。支持大多数的视音频采集软件，如Media Encoder,Helix Real Producer等。支持最大帧率30fps。四路无压缩视音频数据DMA信道，使得四路视音频预览零CPU占用率。高性能的模拟视频前端滤波处理能力，使原信号得到低码率高清晰的还原。支持软件。支持国内大多数视频会议软件，例如：AVCON视频会议系统、V2 Conference视频会议系统、网动视频会议系统。支持Media Encoder,Helix Real Producer。支持多种编码格式，包括：Wmv9，Rmvb,Rm，MPEG-4，DivX多格式视频编码，混合不同码率、分辨率的视频同步流畅输出及播放。实时预览，全文互式与处理硬件参数能力。支持可编程时间触发（GPI，持续时调，自选键）。从现存文件中进行优化转码（AⅥ/Quicktime/Quicktime类型文件）到多格式编码。实际应用案例：EP-H6200E MIL-STD-/串口多协议通信PCI-E模块EP-H通道MIL-STD-1553B通讯PCI-E模块EP-H6272E 16T/R ARINC429通讯PCI-E模块EP-H6275E LVDS通讯接口PCI-E模块EP-H6278E 双通道CAN总线通信PCI-E模块EP-H6276E 16CH全异步RS-232/422串口通信PCI-E模块EP-H6331E AD/DA/IO多功能PCI-E模块EP-HMSPS 8Bit 1Ch数据采集PCI-E模块EP-H6024AE 1MSPS12-Bit 8Ch数据采集PCI-E模块EP-H6027AE 64MSps 14Bit 1CH ADC+DDC+DSP数据采集PCI-E模块EP-H6033E 64SE/32DI数据采集PCI-E模块EP-H6279E 1CH GPS接收PCI-E模块EP-H6172E 16-Bit 8Ch 模拟输出PCI-E模块EP-H6121CE 32通道隔离离散量输入/输出PCI-E总线模块EP-H6121AE 64通道隔离开关量I/O PCI-E总线模块EP-H6122CE 8CH标准RS-422电平计数器PCI-E总线模块
&|&相关影像
互动百科的词条（含所附图片）系由网友上传，如果涉嫌侵权，请与客服联系，我们将按照法律之相关规定及时进行处理。未经许可，禁止商业网站等复制、抓取本站内容；合理使用者，请注明来源于www.baike.com。
登录后使用互动百科的服务，将会得到个性化的提示和帮助，还有机会和专业认证智愿者沟通。
此词条还可添加&
编辑次数：11次
参与编辑人数：8位
最近更新时间： 14:53:21
贡献光荣榜
扫码下载APP