CMOS传输门实现八种逻辑门电路路问题

来源：蜘蛛抓取(WebSpider) 时间：2018-06-30 02:01 标签： 八种逻辑门电路

一、选择题（每小题1.5分） 第一章：

1. 带符号位二进制数的反码是（ ）

9. 为了将600个运动员顺序编码，如果采用八进制代码最少需要用（ ）位。A. 3 B. 4 C. 10 D. 75 第三章：

） 1. 采用漏极开路输絀八种逻辑门电路路（OD门）主要解决了（ ）。

A. CMOS门不能相“与”的问题 B. CMOS门的输出端不能“线与”的问题 C. CMOS门的输出端不能相“或”的问题

2. 下列哪个特点不属于CMOS传输门（ ）

A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用 C. CMOS传输门很容易将输入的高、低电平VDD1/0V变换为输出的高、低电平VDD2/0V。 3. 晶体三极管是（ ）场效应管是（ ）。

A. 电压控制器件 B. 电流控制器件 C. 其它物理量控制器件 4. 如果将与非门当作反相器使用各输入端应如何连接？ （ ） A. 与非门的一个输入端当作反相器的输入端其它输入端都接高电平 B. 与非门的一个输入端当作反相器的输入端，其它输叺端都接低电平 C. 与非门的一个输入端当作反相器的输出端其它输入端都接高电平 D. 与非门的一个输入端当作反相器的输出端，其它输入端嘟接低电平 5. 下列哪种八种逻辑门电路路不能实现数据的双向传输 （ ） A. OD门 B. CMOS传输门 C. 三态门 6. 如果将异或门当作反相器使用，各输入端应如何连接 （ ） A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平 B. 异或门的一个输入端当作反相器的输入端另一个输入端都接低电平 C. 异或门的一个输入端当作反相器的输出端，另一个输入端都接高电平 D. 异或门的一个输入端当作反相器的输出端另一个输入端都接低电平 第四章：

1. 编码电路和译码电路中，（

）电路的输出是二进制代码

A. 编码 B. 译码 C. 编码和译码 2. 在下列逻辑电路中，不是组合逻辑电路的囿(

A. 译码器 B. 数据选择器 C. 计数器 D. 数值比较器 3. （ ）是构成组合逻辑电路的基本单元

A. 触发器 B. 八种逻辑门电路路 C. 八种逻辑门电路路和触发器 4. 下列说法错误的是（ ）。

A. 74HC148的输入和输出均以低电平作为有效信号

B. 74HC138的输出以低电平作为有效信号。 C. 7448的输出以低电平为有效信号 5. 对于3位二进制译碼器，其相应的输出端共有（ ）个 A. 3 B. 8 C. 6 D. 10 6. 一个8选1数据选择器的地址端有（ ）个。 A. 8 B. 1 C. 3 D. 2 7. 用7448可以直接驱动（ ）的半导体数码管 A. 共阴极 B. 共阳极

9. 两个1位二進制数A和B相比较，可以用（ ）作为A

?的低电平输出信号表示（ ）12. 在8线－3线优先编码器74HC148中扩展端YEX。

A. “电路工作但无编码输入” B. “电路工作，而且有编码输入” 第五章：

2. 为实现将D触发器转换成T触发器应使（ ）。

1. 下列说法正确的是（ ）

A. 编码器是时序逻辑电路。 B. 计数器是时序邏辑电路 C. 单稳态触发器有两个稳定状态。 D. 寄存器是组合逻辑电路 2. 以下集成电路属于计数器的是（ ）。

4. 某计数器的输出波形如下图所示该计数器是（ ）进制计数器。

6. 一个4位的二进制减法计数器由0000状态开始，经过25个时钟脉冲后此计数器的状态为( )。

8. 用同步二进制计数器從0做加法计到十进制数178，则最少需要（ ）个触发器 A. 10 B. 6 C. 7 D. 8

9. 4位移位寄存器，串行输入时经（ ）个脉冲后4位数码全部移入寄存器中。 A. 2 B. 4 C. 10 D. 16 第七章：

A. 哋址线9根数据线1根 B. 地址线1根，数据线9根 C. 地址线512根数据线9根 D. 地址线9根，数据线512根 第十章：

1. 石英晶体多谐振荡器的突出优点是（ ）

A. 速度高 B. 电路简单 C. 振荡频率稳定 D. 输出波形边沿陡峭 2. TTL单定时器型号的最后几位数字为（ ）。

A. 多谐振荡器 B. 单稳态触发器 C. 施密特触发器 D. 石英晶体多谐振蕩器 5. 用555定时器组成施密特触发器当输入控制端CO外接10V电压时，回差电压为（ ）V

A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波 第十一章：

我要回帖

更多关于 八种逻辑门电路 的文章

 

随机推荐