一、FPGA使用的电源类型

       FPGA电源要求输絀电压范围从1.2V到5V输出电流范围从数十毫安到数安培。可用三种电源：低压差（LDO）线性稳压器、开关式DC-DC稳压器和开关式电源模块最终选擇何种电源取决于系统、系统预算和上市时间要求。

如果电路板空间是首要考虑因素低输出噪声十分重要，或者系统要求对输入电压变囮和负载瞬变做出快速响应则应使用LDO稳压器。LDO功效比较低（因为是线性稳压器）只能提供中低输出电流。输入电容通常可以降低LDO输入端的电感和噪声LDO输出端也需要电容，用来处理系统瞬变并保持系统稳定性。也可以使用双输出LDO同时为VCCINT和VCCO供电。

      如果在设计中效率至關重要并且系统要求高输出电流，则开关式稳压器占优势开关电源的功效比高于LDO，但其开关电路会增加输出噪声与LDO不同，开关式稳壓器需利用电感来实现DC-DC转换

二、FPGA的特殊电源要求

 为确保正确上电，内核电压VCCINT的缓升时间必须在制造商规定的范围内对于一些FPGA，由于VCCINT会茬晶体管阈值导通前停留更多时间因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向FPGA提供大电流则较长的上电缓升時间会引起热应力。ADI公司的DC-DC稳压器提供可调软启动缓升时间可以通过外部电容进行控制。缓升时间典型值在20ms至100ms范围内

许多FPGA没有时序控淛要求，因此VCCINT、VCCO和VCCAUX可以同时上电如果这一点无法实现，上电电流可以稍高时序要求依具体FPGA而异。对于一些FPGA必须同时给VCCINT和VCCO供电。对于叧一些FPGA这些电源可按任何顺序接通。多数情况下先给VCCINT后给VCCO供电是一种较好的做法。

     当VCCINT在0.6V至0.8V范围内时某些FPGA系列会产生上电涌入电流。茬此期间电源转换器持续供电。这种应用中因为器件需通过降低输出电压来限制电流，所以不推荐使用返送电流限制但在限流电源解决方案中，一旦限流电源所供电的电路电流超过设定的额定电流电源就会将该电流限制在额定值以下。

对于高速、高密度FPGA器件保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性如果去耦不充分，逻辑转换將会影响电源和地电压导致器件工作不正常。此外采用分布式电源结构也是一种主要解决方案，给FPGA供电时可以将电源电压偏移降至最低

在传统电源结构中，AC/DC或DC/DC转换器位于一个地方并提供多 个输出电压，在整个系统内分配这种设计称为集中式电源结构 （CPA），见图1鉯高电流分配低电压时，铜线或PCB轨道会产生严重的电阻损耗CPA就会发生问题。

CPA的替代方案是分布式电源结构（DPA）见图2。采用DPA时整个系統内仅分配一个半稳压的DC电压，各DC/DC转换器（线性或开关式）与各负载相邻DPA中，DC/DC转换器与负载（例如FPGA）之间的距离近得多因而线路电阻囷配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点（POL）

四、FPGA的管脚介绍

FPGA引脚分为两类：专用引脚和用户洎定义引脚；

专用引脚大概占FPGA引脚数的20%~30%，也就是说其硬件编码都是为了实现专用功能而编写的

而专用引脚又分为以下3个子类：

电源引脚：接地或阳极引脚（内核或IO）。

配置引脚：用来“下载”FPGA

专用输入或时钟引脚：它们能驱动FPGA内部的大网线，适合于带有大输出端口（fanout）嘚时钟和信号

其它的引脚就是用户引脚了。

FPGA的大部分引脚属于“用户引脚”（比如所谓的“IOs",或者"I/Os",或"用户I/Os",或"用户IOs”或"IO引脚",或……自己理解）。IO代表“输入-输出”

用户可以完全自定制用户IO。它们可以被编程作为输入输出或双向IO（三向缓冲）。每个“IO引脚”被连接$到FPGA内部嘚IO单元上这个“IO单元”通过VCCIO（IO加电引脚）引脚来上电。

通常每个FPGA有很多VCCIO引脚（IO Power pins）都被加同样的电压。但是新一代的FPGA引入了“用户IO组”可以把IO分为不同的组，每组加各自的电压这就使FPGA可以用作一个变压转换器了，比如对于开发板部分工作于3.3v部分工作于2.5v的很有用。（仳如cyclone III系列的接DDR2要1.8V的电压）

FPGA通常需要两个电压才能运行：一个是“核心电压”另一个是“IO电压”。每个电压通过独立的电源引脚来提供

內核电压（这里简称VCCINT）是用来给FPGA内部的逻辑门和触发器上的电压。该电压随着FPGA的发展从5v、3.3v、2.5v、1.8v、1.5v变的越来越低核心电压是固定的。（根據所用FPGA的模式来确定）IO电压（简称VCCIO）是用于FPGA的IO模块（同IO引脚）上的电压。该电压应该与其它连接到FPGA上的器件的电压匹配

实际上，FPGA器件夲身是允许VCCINT和VCCIO相同的（比如VCCINT和VCCIO两种引脚可以被连接在一起）但是FPGA设计是面向低电压内核和高电压IO的，所以两种电压一般是不相同的

外蔀电源为 FPGA 或者 CPLD 内部和外部正常工作提供电能源。实施电源方案时设计人员应该明确知道这些供电电源 ( 也称为“轨式电源” ) 的总功率。而苴和器件外部消耗的总功率相比，设计人员还需要考虑器件内部实际消耗的总功率 ( 称为“热功率”或者“耗散功率” ) 例如，外部输出電容负载和平衡电阻匹配网络的功耗

器件、输出负载、外部匹配网络 ( 如果有 ) 的总功耗通常包括以下几部分：

       待机功耗来自器件待机模式丅的 ICCINT 电流。内核动态功耗来自器件内部开关 ( 内部节点电容冲放电 ) I/O 功耗来自外部开关 ( 和器件引脚连接的外部负载电容冲放电 )、 I/O 驱动和外部匹配网络 ( 如果有 ) 。

       热功耗是器件封装内部实际消耗总功率的一部分其余部分在外部耗散掉。设计人员在确定器件本身热传导能力 ( 称为热阻 ) 能否满足内部管芯结温正常工作要求时或者需要铝热沉等其他散热方案来实现更好的热传导性能时，应该考虑器件内部的实际热功耗一般而言，待机功耗、动态功耗以及部分 I/O功耗组成了总功耗中的实际热功耗

      由于泄漏电流的存在，器件在待机时也会消耗能量待机功耗随管芯大小、温度以及工艺的变化而变化。可以利用器件特征参数来模拟待机功耗并定义为两类：典型功耗和最大功耗。

      Stratix? II 器件使鼡 90 nm 工艺技术对功耗和性能进行了优化。和前一工艺技术的器件相比90 nm 器件由于泄漏导致静态功耗增大，对总功耗有很大的影响 90 nm 工艺节點的待机功耗比以前的工艺技术更依赖于管芯结温。设计人员应重视降低结温以便降低总功耗的待机功耗。下面的图 1 是待机功耗和结温嘚关系

图1. 待机功耗和结温的关系

内部节点改变逻辑状态时会消耗器件内部动态功耗，因为它需要能量对逻辑阵列和互联网络的内部电容進行冲放电 ( 例如从逻辑 0 变到逻辑 1) 。内核动态功耗包括导线功耗和逻辑单元 (LE) 功耗 ( 或者 Stratix II 的自适应逻辑模块 (ALM)) LE/ALM 功耗来自内部节点电容冲放电以忣内部电阻单元的电流。导线功耗来自每个 LE/ALM 驱动外部导线电容时的冲放电电流内核动态功耗主要来自以下结构单元：

高速差分接口 (HSDI) 收发器

上面列出的每个单元结构总电流之和与 V_CCINT (Stratix II 为 1.2V) 相乘得到动态总功耗：

得到多个电容之和后，采用等价 ( 集总 ) 电容值计算动态功耗例如，信号驅动输入或者输出时对引脚、走线和封装电容求和。如果明确了内部开关频率这一近似方法是足够的。 Altera 利用近似曲线 ( 基于特征数据 ) 来確定内部开关频率有效地估算大部分设计拓扑的动态功耗。估算器件资源的总功耗时应考虑资源的最大开关频率、估算的触发因子、丅游逻辑扇出，以及通过器件特征参数获得的资源系数等 Altera 的 PowerPlay 功耗分析和优化工具包考虑了所有这些因素进行功耗估算和分析。

I/O 功耗是 V_CCIO 功耗主要来自器件输出引脚连接的外部负载电容、阻抗模式输出驱动电路以及外部匹配网络 (如果有) 的冲放电电流。器件 I/O 功耗按下式计算：

囿源输出驱动数包括有源双向输出除了上面计算的 I/O 功耗，还有其他因素影响 I/O 功耗包括同时由 V_CCIO 供电的 I/O 缓冲单元。下面的图 2 是 I/O 缓冲模型

洳前所述， FPGA 或者 CPLD 内部要实际消耗一部分 VCCIO 功耗外部匹配电阻网络以及输出电容负载消耗了另一部分能量。设计人员在规划散热管理方案时应考虑 VCCIO 的内部功耗 ( 器件本身或者通过外部热沉) 。作为 VCCIO 电压稳压器和转换器 ( 指轨式电源 ) 输出功率的一部分设计人员应考虑外部功率组成。

设计 FPGA 和CPLD 时设计人员还应该考虑和总功耗有关的其他几个因素：浪涌电流、配置功耗以及 V_CCPD( 仅对Stratix II) 。

浪涌电流是器件初始化上电时的电流茬上电阶段，必须为器件提供最低逻辑阵列电流 (I_CCINT) 并维持一段时间。这一持续时间取决于电源提供的电流大小如果电流较大， V_CCINT 能够迅速仩升当电压达到额定值的 90％时，一般不再需要最初的大电流最大浪涌电流和器件温度成反比。随着器件温度的提高上电浪涌电流下降 ( 而待机电流会随着温度提高而增大 ) 。

对于普通的 FPGA 配置功耗是配置器件时消耗的能量。在配置和初始化阶段器件需要能量来复位寄存器，使能 I/O 引脚进入工作模式。上电阶段 I/O 引脚在配置前以及配置期间为三态，以降低功耗防止在这段时间驱动输出。

要在高功耗负载点(POL)调节器周围成功实现散热管理就需要选择正确的调节器。今天我们就来说说如何通过选择正确的调节器达到简化电路板设计师工作的目的。

从事高效、紧凑式DC-DC转换器设计艺术的是一群精英工程师他们对转换设计相关物理学原理和相关数学知识有着深入的理解，还拥有丰富的实践工莋经验凭借对波特图、麦克斯韦方程组以及极点和零点的深入理解，他们可以打造出优雅的DC-DC转换器设计然而，IC设计师通常会回避棘手嘚散热问题——这项工作通常属于封装工程师的职责范围

在POL转换器中，专用IC之间的空间有限因此散热是个大问题。POL调节器会产生热量因为（目前）还没有电压转换的效率能达到10%。受结构、布局和热阻影响封装会变得多热？封装的热阻不仅会提高POL调节器的温度还会增加PCB及周围组件的温度，因而会增加系统散热机制的复杂性、尺寸和成本

PCB上的DC-DC转换器封装主要有两种散热方式：

如果转换器IC采用表贴封裝，则PCB上的导热性铜通孔和隔层会从封装底部散热如果封装对PCB的热阻很低，采用这种散热方式足矣

利用冷气流去除封装的热量（更准確地说，热量被转移到与封装表面接触的快速运动的较冷空气分子中）

当然还有被动式散热法和主动式散热方法，但为简化讨论我们將它们视为第二类的子集。

面对上升的组件温度PCB设计师可以从标准散热工具箱里去找常用的工具，比如增加铜加装散热器，使用更大、更快的风扇也可以简单地增加空间——使用更多PCB空间，增加PCB上组件之间的距离或者增加PCB层的厚度。

任何这些工具都可以用在PCB上使系统温度维持在安全限值以内，但是使用这些补救措施会降低最终产品在市场上的竞争优势产品（如路由器）可能需要使用更大的外壳，才能在PCB上为组件留出必要的间隔空间；如果加装速度更快的风扇以增加气流结果可能会增加噪声。这可能会使最终产品在市场上失去優势因为企业的竞争优势体现在紧凑性、计算能力、数据速率、效率和成本等方面。

切勿仅凭功率密度来判断POL调节器

市场上有多种因素偠求我们完善电子设备的散热性能最为明显的是，即使产品尺寸不断缩小性能也会持续提升。例如28 nm至20 nm和亚20 nm级的数字器件需要较大功耗才能达到性能要求，因为创新设备设计师要用这些小型工艺生产更快、更小、更安静、更高效的器件从这一趋势可以得出的明显结论昰POL调节器必须提高功率密度：(功率)/(体积)或(功率)/(面积)。

不足为奇的是在有关调节器的文献中，功率密度一般被当作一项重要指标较大的功率密度可使调节器脱颖而出——当设计师从众多调节器中进行选择时可以作为参考指标。40 W/cm2POL的调节器必然优于30 W/cm2的调节器

产品设计师想把哽高的功率塞进更紧凑的空间中——乍一看，超高的功率密度数值似乎是实现最快、最小、最安静、最高效的产品的最佳途径就如用马仂比较汽车性能一样。但是功率密度在实现成功的最终设计方面到底有多重要？可能不如你想像的重要

POL调节器必须符合其应用的要求。选择POL调节器时必须确保其具备在PCB上完成任务的能力，因为热量处理既可能成就应用也可能毁掉应用。以下是针对POL调节器的逐步选择鋶程建议其中突出了热性能的重要性：

功率密度指标忽略了热衰减问题，但该问题对真实有效功率密度的影响要大得多

检查调节器的熱衰减曲线

配有完整文档并且技术指标齐全的POL调节器应该配有对应的图形，其中标示了不同输入电压、输出电压和气流风速下的输出数據手册应该展示POL调节器在真实工作条件下的输出电流能力，以便从热性能和负载电流性能的角度判断调节器的适用性是否符合系统的典型和最大环境温度和气流风速要求？记住输出电流热衰减与器件的热性能相关。二者密切相关同等重要。

是的效率不是第一考虑因素。独立使用时效率结果可能无法准确体现DC-DC调节器的热特性。当然效率值对于计算输入电流和负载电流、输入功耗、功率损耗和结温昰必不可少的。效率值必须与输出电流衰减和与器件及其封装相关的其他热数据结合使用

例如，效率为98%的DC-DC是非常不错的；如果它的功率密度值也非常出色无异于锦上添花。与效率更低、功率密度更低的调节器相比你会买它吗？精明的工程师应该问问看似不重要的2%效率損失有什么影响在运行过程中，这些功耗会对封装温度的升高产生什么样的影响在60°C环境温度以及200 LFM（线性英尺/分）的风速下，高功率密度型高效调节器的结温有多高不要只看25°C室温下的典型值。极温下的最大值和最小值是多少：-40°C、+85°C或+125°C高功率密度下，封装热阻會升高到非常高的水平使结温快速超过安全工作温度吗效率很高但价格昂贵的调节器要求多少衰减？衰减输出电流值会不会削弱输出功率性能从而使器件的额外成本失去意义？

考虑POL调节器冷却的便利性

数据手册中的封装热阻值是模拟和计算器件结温、环境温度和外壳温喥的关键由于表贴式封装中会有大量热量从封装底部流到PCB电路板，所以必须在数据手册中标明有关热量测量的布局指引和讨论结果，鉯减少系统原型开发过程出现的突发情况

设计精良的封装应该通过表面高效、均匀地散热，从而消除可能导致POL调节器性能出现衰减的热點如上所述，PCB负责吸收和路由来自表贴式POL调节器的大部分热量随着强制气流散热方式在当今的高密度和高复杂度的系统中日渐流行，設计精良的POL调节器也应该利用这一免费的冷却机会为、电感等发热部件散热。

把热量从封装顶部引至空气中

高功率开关POL调节器用电感或變压器把输入电源电压转换成稳压输出电压在非隔离式降压POL调节器中，器件采用电感电感和相关开关元件（如MOSFET）在DC-DC转换过程中会产生熱量。

大约十年前封装技术取得显著进步，使得包括磁体在内的整个DC-DC调节器电路均可被设计和安装在称为模块或SiP的超模压塑封装中在該超模压塑封装中，产生的大部分热量都被通过封装底部路由至PCB试图改善封装散热能力的任何常规做法（比如在表贴封装顶部加装一个散热器）都会增大封装尺寸。

几年前一种新型模块封装技术被开发出来，利用气流辅助冷却在该封装设计中，一个散热器被集成到模塊封装当中并经嵌件注塑处理在封装内部，散热器底部直接连接MOSFET和电感散热器的顶面则是一个平面，裸露在封装顶部借助这种新型葑装内散热技术，用气流即可使器件快速冷却下来

采用垂直模式：以堆叠式电感作为散热器的POL模块调节器

POL调节器中的电感的大小取决于電压、开关频率、电流处理性能及其结构。在模块化设计中DC-DC电路（包括电感）被超模压塑并密封在塑料封装中，与IC类似；电感而非任何其他组件决定封装的厚度、体积和重量电感也是一个重要的热源。

把散热器集成到封装中有助于将来自MOSFET和电感的热量传导至封装顶部從而散发到空气、冷板或无源散热器中。在可以轻松将较小的低电流电感装进封装塑料模具材料的情况下这种技术非常有效；但在POL调节器需要采用大型高电流电感的情况下，由于要把磁体装进封装就必须扩大其他电路组件的间距会大幅增大封装PCB占位面积，所以其有效性會大打折扣为了既保持较小的占位面积又改进散热性能，封装工程师开发了另一种技 术——垂直、堆栈或称3D（图1）

图1. 高功率POL调节器模塊运用3D（垂直）封装技术升高电感位置并使电感作为散热器暴露在气流下。剩下的DC-DC电路装配在电感下方的衬底上既能减少需要的PCB面积，叒能改善热性能

采用裸露堆叠式电感的3D封装：保持较小的占位面积，提高功率完善散热

较小的PCB占位面积、更高的功率和更好的散热性能——有了3D封装（一种新型POL调节器构造方法，见图1）可以同时实现这三个目标。LTM4636是一款μModule?调节器，板载DC-DC调节器IC、MOSFET、支持电路和一个大型电感可减少输出纹波，提供最高40 A的负载电流输入电压为12 V，精密调节输出电压范围为0.6 V至3.3 V4个LTM4636器件并联可以通过电流共享方式提供160 A的负載电流。封装的占位面积仅为16 mm × 16 mm该系列另有一款调节器LTM4636-1，可以检测过温和输入/输出过压条件并且能断开上行电源或断路器以保护自己忣其负载。

功率至上者可以计算LTM4636的功率密度并对计算得到的数值感到满意——但如前所述，功率密度数值并非全部这款μModule调节器还能給系统设计师的工具箱带来其他显著优势：卓越的DC-DC转换效率和无与伦比的散热能力成就出色的散热性能。

为了尽量减小调节器的占位面积(16 mm × 16 mm BGA)将电感抬高并固定在两个铜引线框架上，以便把其他电路组件（、电阻、MOSFET、、DC-DC IC）装在其下方的衬底上如果将电感装在衬底上，μModule调節器可以轻松占用超过1225 mm2而非256 mm2的PCB面积（图2）

图2. 作为一款完整的POL解决方案，LTM4636堆叠式电感兼任散热器之职可实现卓越的散热性能，具有占位媔积小巧的特点

借助堆叠式电感结构，系统设计师既可打造出紧凑的POL调节器同时还可享有卓越的散热性能。与其他组件不同LTM4636中的堆疊式电感未采用超模压塑（密封）封装，而是直接暴露在气流下电感外壳的形状采用圆角设计，以提高空气动态性能（减少对气流的阻礙）

图3. LTM4636的模拟散热行为显示，热量可以被轻松转移到暴露在气流下的电感封装上

主体是16 mm × 16 mm × 1.91 mm超模BGA封装。LTM4636的电感堆叠于超模成型部分的頂部从BGA焊球（共144个）底部到电感顶部的封装总高度为7.16 mm。

除了从顶部散热以外LTM4636还采用了专门设计，可以高效地把来自封装底部的热量散發到PCB这款器件有144个BGA焊球，高电流在GND、VIN和VOUT专用库中流动这些焊球共同充当PCB的散热器。LTM4636经过优化可以同时散发来自封装顶部和底部的热量，如图3所示

即使在较大转换比、12 V输入/1 V输出、40 A (40 W)的全负载电流和200 LFM的标准气流条件下，LTM4636封装的温度也只会比环境温度（25°C至26.5°C）高40°C图4所礻为LTM4636在这些条件下的热图。

图4. 调节器在40 W下的热性能结果表明温度只会提高40°C。

图5所示为输出电流热衰减结果在200 LFM下，LTM4636的性能非常出色鈳输出40 A的全电流，环境温度最高为83°C20 A半电流衰减只会出现在环境温度达到110°C时。这样只要有气流，LTM4636都能在高容量下运行

图5. 热衰减表奣在83°C最高环境温度、200 LFM下，全电流可达40 A

图6. 多种输出电压下的高DC-DC转换效率

一个LTM4636的额定输出负载电流为40 A。在电流共享模式（或并联）下2个LTM4636鈳以支持80 A，4个可以支持160 A通过并联LTM4636的方式提高电源电流非常简单；只需复制和粘贴单个调节器的占位面积即可，如图7所示（提供符合和占位面积）

图7. 并联LTM4636设计起来非常简单。只需复制一个通道的布局即可

借助LTM4636的电流模式结构可以在多个40 A模块之间实现精确电流共享。在精密电流共享模式下电流会把热量均匀地分布在各个器件上。图8所示160 A调节器有4个μModule模块在满足这些指标下，所有器件的工作温度都能相互平衡确保任何单个器件都会过载或过热。这就极大地简化了散热机制的设计

图8. 并行运行的4个LTM4636之间的精确电流共享，在160 A应用中温度僅升高40°C。

图10所示为完整的160 A设计注意，LTM4636无需器件即可相互反相工作——包括时钟和相位控制多相工作模式下可以减少输出和输入纹波電流，从而减少所需输入和输出电容的数量在图10中，4个LTM4636相互反相90°。

图10. 这款140 W的调节器搭载4个并行运行的LTM4636采用精确电流共享模式，在160 A应鼡中12 V输入电压转换为0.9 V输出电压的效率非常出色

为密集型系统选择POL调节器，仅仅检查器件的额定电压和额定电流是不够的必须评估器件葑装的热特性，因为此项指标决定着冷却成本、PCB的成本以及最终产品的尺寸使用3D（也称为堆叠、垂直技术）CoP封装，可以将高功率POL模块调節器放在较小的PCB空间中但更重要的是，可以实现效率冷却LTM4636是从这种堆叠式封装技术受益的第一个μModule调节器系列。作为一款以堆叠式电感作为散热器的40