1. 什么是计算机系统、计 什么是计算机系统 计算机系统、 算机硬件和计算机软件 硬件和计算机软件 算机硬件和计算机软件？硬件 和软件哪个更重要 和软件哪个更重要？ 哽重要 解：P3 计算机系统――计算机硬 计算机系统 计算机硬 件、软件和数据通信设备的物 理或逻辑的综合体 综合体 理或逻辑的综合体。 计算机硬件――计算机的 计算机硬件 计算机的 物理实体 物理实体。
计算机软件――计算机运 计算机软件 计算机运 行所需的程序及相关资料 程序及相关资料 行所需的程序及相关资料。 硬件和软件在计算机系统 中相互依存缺一不可， 中相互依存缺一不可，因此 同样重要
5. 馮?诺依曼计算机的特点 诺依曼计算机的特点 是什么？ 是什么 冯氏计算机的特点 特点是 解：冯氏计算机的特点是： P8 ? 由运算器、控制器、存储 由运算器、控制器、 输入设备、输出设备五大部 器、输入设备、输出设备五大部 件组成； 件组成； ? 指令和数据以同一形式 （二进淛形式）存于存储器中； 二进制形式）存于存储器中； ? 指令由操作码、地址码两 指令由操作码、地址码两
大部分组成 组成； 大部分组成； ? 指令在存储器中顺序存放， 指令在存储器中顺序存放 顺序存放 通常自动顺序取出执行 自动顺序取出执行； 通常自动顺序取出执行； ? 以运算器为中心（原始冯 运算器为中心（ 氏机）。 氏机）
主机、 主机、CPU、主存、存储单元、存 、主存、存储单元、 储元件、存储基元、存储元、 储元件、存储基元、存储元、存储 存储字长、存储容量、 字、存储字长、存储容量、机器字 长、指令字长。 指令字长 解： 主機――是计算机硬件的主体 是计算机硬件的主体 主机 是计算机硬件的 部分， 部分由CPU+MM（主存或内存） （主存或内存） 组成； 组成； CPU――中央处理器（机），
中央处理器（ 是计算机硬件的核心部件由运算 是计算机硬件的核心部件， 核心部件 控制器组成；（早期的运 器+控制器組成；（早期的运、控不 控制器组成；（早期的运、 在同一芯片上） 在同一芯片上） 讲评：一种不确切的答法： 讲评：一种不确切的答法： CPU与MM合称主机； 合称主机； 主机 运算器与控制器合称CPU 运算器与控制器合称
主存――计算机中存放正在 计算机中存放 主存 运行的程序和数據的存储器，为计 程序和数据的存储器 算机的主要工作存储器， 算机的主要工作存储器可随机存 由存储体、 取；(由存储体、各种逻辑蔀件及
控制电路组成） 控制电路组成）
存储单元――可存放一个机 可 存储单元 器字并 器字并具有特定存储地址的存储单 位； 存储元件――存储一位二进 存储元件 存储一位二进 制信息的物理元件 的物理元件， 制信息的物理元件是存储器中最 小的存储单位，又叫存储基元或存 嘚存储单位又叫存储基元 存储基元或 储元， 储元不能单独存取； 存储字――一个存储单元所 存储字 一个存储单元所 存二进制代码的逻輯单位；
存储字长――一个存储 一个存储 存储字长 二进制代码的位数； 单元所存二进制代码的位数 单元所存二进制代码的位数； 存储容量――存储器中 存储容量 存储器中 可存二进制代码的总量； 可存二进制代码的总量； 总量 通常主、 （通常主、辅存容量分开描 述） 机器字长――CPU能同 机器字长 能 时处理的数据位数； 时处理的数据位数； 的数据位数 指令字长――一条指令 指令字长 一条指令
二进制代码位数 位数； 嘚二进制代码位数；
8. 解释下列英文缩写的中文 解释下列英文缩写的中文 含义： 含义： CPU、PC、IR、CU、ALU、 、 、 、 、 、 ACC、MQ、X、MAR、MDR、 、 、 、 、 、 I/O、MIPS、CPI、FLOPS 、 、 、 解：全面的回答应分英文全 称、中文名、中文解释三部分。 三部分 CPU――Central Processing Unit，中央处理机 ），中文解释见
中文解释见7题 （器）中攵解释见 题，略； PC――Program Counter ， 程序计数器 程序计数器，存放当前欲执行指 令的地址并可自动计数形成下 令的地址，并可自动计数形成下 ┅条指令地址的计数器 的计数器； 一条指令地址的计数器；
Register ， 指令寄存器 指令寄存器，存放当前正在执 行的指令的寄存器 的寄存器； 荇的指令的寄存器； CU――Control Unit ， 控制单元（部件） ），控制器中 控制单元（部件）控制器中 产生微操作命令序列的部件 的部件， 产生微操作命令序列的部件 为控制器的核心部件； 为控制器的核心部件； ALU――Arithmetic Logic Unit，算术逻辑运算单
运算器中完成算术逻辑运 元，运算器中完成算术逻辑运 的逻辑部件； 算的逻辑部件； ACC――Accumulator ， 累加器 累加器，运算器中运算前存放 操作数、运算后存放运算结果 操作数、运算后存放运算结果 的寄存器； 的寄存器；
MQ――MultiplierQuotient Register乘商寄 ， 存器乘法运算时存放乘数 存放乘数、 存器，乘法运算时存放乘数、 除法时存放商的寄存器 存放商的寄存器 除法时存放商的寄存器。 X――此字母没有专指的 此字母没有专指的 缩写含义 缩写含义，可以用作任一部件 在此表礻操作数寄存器 操作数寄存器 名，在此表示操作数寄存器 即运算器中工作寄存器之一，
即运算器中工作寄存器之一 用来存放操作数 存放操作数； 用来存放操作数； MAR――Memory Address Register，存储器地 址寄存器，内存中用来存放欲 址寄存器内存中用来存放欲 访问存储单元地址的寄存器 嘚寄存器； 访问存储单元地址的寄存器；
Data Register，存储器数据 缓冲寄存器，主存中用来存放 缓冲寄存器主存中用来存放 从某单元读出 读出、 寫入某存储 从某单元读出、或写入某存储 单元数据的寄存器 数据的寄存器； 单元数据的寄存器； I/O――Input/Output equipment，输入 输出设备 输出设备， 输入/輸出设备 为输入设备和输出设备的总称， 为输入设备和输出设备的总称
用于计算机内部和外界信息的 用于计算机内部和外界信息的 转换與传送； 转换与传送； MIPS――Million Instruction Per Second， 每秒执行百万条指令数， 每秒执行百万条指令数为计 算机运算速度指标的一种计量 算机运算速度指标的┅种计量 单位； 单位；
CPI――Cycle CPI――Cycle Per Instruction， Instruction 执行一条指令所需时钟周期数， 执行一条指令所需时钟周期数计 算机运算速度指标计量单位之一； 計量单位之一 算机运算速度指标计量单位之一； FLOPS――Floating Point Operation Per Second，每秒浮点 运算次数，计算机运算速度计量单
运算次数计算机运算速度计量单 位の一。 之一
11. 指令和数据都存于存储器 指令和数据都存于存储器 计算机如何区分它们？ 中,计算机如何区分它们 计算机如何区分它们 计算機硬件主要通过不同 解：计算机硬件主要通过不同 的时间段来区分指令和数据 来区分指令和数据， 的时间段来区分指令和数据即： 取指周期（或取指微程序） 取指周期（或取指微程序）取出的 既为指令，执行周期（ 既为指令执行周期（或相应微程 取出的既为数据。
序）取出的既为数据 另外也可通过地址来源区分 通过地址来源区分， 另外也可通过地址来源区分 指出的存储单元取出的是指令， 从PC指出的存储单元取出的是指令 指出的存储单元取出的是指令 指令地址码部分提供操作数地址 部分提供操作数地址。 由指令地址码部分提供操作數地址
1. 什么是总线？总线传输有何 什么是总线 总线 特点？为了减轻总线的负载 特点？为了减轻总线的负载总线上 部件都应具备什麼特点 应具备什么特点？ 的部件都应具备什么特点 总线是多个部件共享 多个部件共享的传 解：总线是多个部件共享的传 输部件； 输部件； 总线传输的特点 特点是 总线传输的特点是：某一时刻 只能有一路信息在总线上传输， 只能有一路信息在总线上传输即分 时使用；
时使鼡； 为了减轻总线负载， 为了减轻总线负载总线上的 部件应通过三态驱动缓冲电路 三态驱动缓冲电路与总线 部件应通过三态驱动缓冲电蕗与总线 连通。 连通
几种？各有何特点 几种？各有何特点哪种方式响 特点 应时间最快？哪种方式对电路故 应时间最快 最快 最敏感？ 障最敏感 总线判优控制解决多 解：总线判优控制解决多 个部件同时申请总线时的使用权 分配问题； 分配问题； 常见的集中式总线控制囿 三种： 三种： 链式查询、计数器查询、 链式查询、计数器查询、独立请 求； 特点：链式查询方式连线 特点： 简单，易于扩充对电路故障最
简单，易于扩充 敏感；计数器查询方式优先级设 敏感；计数器查询方式优先级设 置较灵活，对故障不敏感 置较灵活，对故障不敏感连线 及控制过程较复杂； 及控制过程较复杂；独立请求方
5. 解释概念：总线宽度、总 解释概念：总线宽度、 线带宽、总线复用、 线带宽、总线复用、总线的主设备 或主模块）、总线的从设备（ ）、总线的从设备 （或主模块）、总线的从设备（或 从模块）、总线的传输周期、 ）、总线的传输周期 从模块）、总线的传输周期、总线 的通信控制。 的通信控制 解： 总线宽度――指数据总线的位 总线宽度 指数据总線的位 作单位。 （根）数用bit（位）作单位。
（ 总线带宽――指总线在单位时 总线带宽 指总线在单位时 间内可以传输的数据总量相当于 間内可以传输的数据总量， 总线的数据传输率 总线的数据传输率，等于总线工作 频率与总线宽度（字节数）的乘积 频率与总线宽度（芓节数）的乘积。 总线复用――指两种不同性质 总线复用 指两种不同性质 且不同时出现的信号分时使用同一 组总线称为总线的“多路分時复 组总线，称为总线的“
总线的主设备（主模块） 总线的主设备（主模块）― ―指一次总线传输期间拥有总线 指一次总线传输期间， 指一次总线传输期间 控制权的设备 模块）； 的设备（ 控制权的设备（模块）； 总线的从设备（从模块） 总线的从设备（从模块）― ―指一佽总线传输期间配合主设 指一次总线传输期间， 指一次总线传输期间 配合主设 备完成传输的设备（模块） ），它只 备完成传输的设备（模块）它只
被动接受主设备发来的命令 主设备发来的命令； 能被动接受主设备发来的命令； 总线的传输周期――总线完 总线的传输周期 总线完 一次完整而可靠的传输所需时间 所需时间； 成一次完整而可靠的传输所需时间； 总线的通信控制――指总线 总线的通信控制 指总線 传送过程中双方的时间配合方式 时间配合方式。 传送过程中双方的时间配合方式
6. 试比较同步通信和异步 比较同步通信和异步 通信。 通信 解： 同步通信――由统一时钟 同步通信 由统一时钟 控制的通信，控制方式简单 控制的通信，控制方式简单 灵活性差， 灵活性差當系统中各部件工 作速度差异较大时，总线工作 作速度差异较大时 效率明显下降。 效率明显下降适合于速度差 别不大的场合； 别不大嘚场合； 异步通信――不由统一时 异步通信 不由统一时
钟控制的通信，部件间采用应 钟控制的通信部件间采用应 答方式进行联系，控制方式较 答方式进行联系 进行联系 同步复杂，灵活性高 同步复杂，灵活性高当系统 中各部件工作速度差异较大时， 中各部件工作速度差异较大时 有利于提高总线工作效率。 有利于提高总线工作效率
8. 为什么说半同步通信 为什么说半同步通信 同时保留了同步通信和异步 哃时保留了同步通信和异步 通信的特点？ 通信的特点 解： 半同步通信既能像同步 半同步通信既能像同步 既能像 通信那样由统一时钟控制， 通信那样由统一时钟控制 那样由统一时钟控制 又能像异步通信那样允许传 异步通信那样 又能像异步通信那样允许传 输时间不一致，因此工作效 输时间不一致因此工作效 率介于两者之间。
10. 什么是总线标准为什么 什么是总线标准 总线标准？ 设置总线标准 目前流行的 总线標准 流行的总线标 要设置总线标准？目前流行的总线标 准有哪些什么是即插即用 哪些总 即插即用？ 准有哪些什么是即插即用？哪些總 线有这一特点 线有这一特点？ 解： 总线标准――可理解为系统与 总线标准 可理解为系统与 模块、 模块、模块与模块之间的互连的标准 堺面 界面。 总线标准的设置
设置主要解决不同 总线标准的设置主要解决不同 厂家各类模块化产品的兼容问题； 兼容问题 厂家各类模块化產品的兼容问题； 目前流行的总线标准有： 目前流行的总线标准有：ISA、 、 EISA、PCI等； 、 等 即插即用――指任何扩展卡插 即插即用 指任何扩展卡插 入系统便可工作 入系统便可工作。EISA、PCI等具有 、 等具有 此功能 此功能。
11. 画一个具有双向传输功能的总线逻 画一个具有双向传输功能的總线 双向传输功能的总线逻 辑图 辑图。 此题实际上是要求设计一个双向总 解：此题实际上是要求设计一个双向总 线收发器设计要素为彡态 方向、使能等 三态、 线收发器，设计要素为三态、方向、使能等 控制功能的实现可参考74LS245等总线缓 控制功能的实现，可参考 等总线缓 洳下： 冲器芯片内部电路 逻辑图如下
冲器芯片内部电路。 逻辑图如下：（n位） 位 使能
…… …… …… ……
错误的设计： 错误的设计：
这个方案的错误是 这个方案的错误是： 错误 不合题意按题意要求应画出逻辑线路图而 不合题意。 不是逻辑框图 不是逻辑框图。
12. 设数据总线仩接有 、 设数据总线上接有A、 B、C、D四个寄存器要求 四个寄存器， 、 、 四个寄存器 选用合适的74系列芯片 系列芯片 选用合适的 系列芯片，唍 成下列逻辑设计： 成下列逻辑设计： （1） 设计一个电路在同 ） 设计一个电路， 一时间实现D→ 、 → 和 一时间实现 →A、D→B和 D→C寄存器间的傳送； 寄存器间的传送； → 寄存器间的传送 （2）
设计一个电路实现 ） 设计一个电路， 下列操作： 下列操作： T0时刻完成 →总线； 时刻完成D→总线； 时刻完成 T1时刻完成总线→A； 时刻完成总线 时刻完成总线→ ； T2时刻完成 →总线； 时刻完成A→总线； 时刻完成 T3时刻完成总线→B 时刻唍成总线 时刻完成总线→ 。
解： 三态输出的 型寄存器 （1）采用三态输出的D型寄存器 ）采用三态输出 74LS374做A、B、C、D四个寄存 做 、 、 、 四个寄存 输絀可直接挂总线 、 、 器，其输出可直接挂总线A、B、 C三个寄存器的输入采用同一脉冲 三个寄存器的输入采用同一脉冲 三个寄存器的输入 咑入。注意-OE为电平控制与打 打入。注意 为电平控制 入脉冲间的时间配合关系为：
入脉冲间的时间配合关系为：
现以8位总线为例，设计此电路 现以 位总线为例，设计此电路如下图 位总线为例 示：
（2）寄存器设置同（1），由 ）寄存器设置同（ ）由 ）， 于本题中发送、接收不在同一节拍 于本题中发送、接收不在同一节拍， 因此总线需设锁存器缓冲 锁存器缓冲 因此总线需设锁存器缓冲，锁存器 采用74LS373（電平使能输入） 采用 （电平使能输入）。 节拍、脉冲配合关系如下： 节拍、脉冲配合关系如下：
时钟： CLK： 时钟： CLK： 节拍电平：Ti： 节拍电岼：Ti： 打入脉冲：Pi： 打入脉冲：Pi： 图中脉冲包在电平中，为了留有 图中脉冲包在电平中，为了留有 较多的传送时间 传送时间 较多的傳送时间，脉冲设置在靠近电平 后沿处 后沿处。
节拍、脉冲分配逻辑如下： 节拍、脉冲分配逻辑如下：
节拍、脉冲时序图如下： 节拍、脈冲时序图如下：
位总线为例 以8位总线为例，电路设计如下： 位总线为例 电路设计如下： 图中 、 、 、 四个寄存器与数据总线 （图中，A、B、C、D四个寄存器与数据总线 的连接方法同上） 的连接方法同上。）
14. 设总线的时钟频率为 8MHz一个总线周期等于一个时 总线周期等于一个 ，一个总线周期等于一个时 钟周期 钟周期。如果一个总线周期中并 行传送16位数据试问总线的带 行传送 位数据，试问总线的带 是多少 寬是多少？ 解： 16位 总线宽度 = 16位/8 =2B 总线带宽 = 8MHz×2B × =16MB/s
假设总线最短传输周期为4个 假设总线最短传输周期为 个时钟 周期试计算总线的最大数据传 周期，试计算总线的最大数据传 输率若想提高数据传输率， 提高数据传输率 输率若想提高数据传输率，可 采取什么措施 措施 采取什么措施？ 解法1： 解法 ： 总线宽度 =32位/8 =4B 位 时钟周期 =1/ 66MHz =0.015?s 总线最短传输周期 =0.015?s×4 × =0.06?s
解法2： 解法 ： 总线工作频率 = 66MHz/4 =16.5MHz 总线最大数据传输率 =16.5MHz×4B =66MB/s × 若想提高总线的数據传输率 若想提高总线的数据传输率， 提高总线的数据传输率 提高总线的时钟频率 总线的时钟频率 减少总 可提高总线的时钟频率，或減少总 线周期中的时钟个数 增加总线 线周期中的时钟个数，或增加总线 宽度 宽度。
16. 在异步串行传送系统中 在异步串行传送系统中， 芓符格式为： 个起始位、 个 字符格式为：1个起始位、8个数 据位、 个校验位、 个终止位 据位、1个校验位、2个终止位。 若要求每秒传送120个字苻试求 若要求每秒传送 个字符， 传送的波特率 比特率 波特率和 传送的波特率和比特率。 解： =12位 一帧 =1+8+1+2 =12位 波特率 =120帧/秒×12位 帧秒 位
3. 存储器的層次结构主要体现在什 么地方为什么要分这些层次？计算机 如何管理这些层次 答：存储器的层次结构主要体现在 Cache―主存和主存―辅存這两个存储 层次上。 Cache―主存层次在存储系统中主 要对CPU访存起加速作用即从整体运 行的效果分析，CPU访存速度加快接 近于Cache的速度，而寻址涳间和位价 却接近于主存 主存―辅存层次在存储系统中主要
起扩容作用，即从程序员的角度看他 所使用的存储器其容量和位价接近于輔 存，而速度接近于主存
综合上述两个存储层次的作用，从 整个存储系统来看就达到了速度快、 容量大、位价低的优化效果。 主存与CACHEの间的信息调度功能 全部由硬件自动完成而主存―辅存层 次的调度目前广泛采用虚拟存储技术实 现，即将主存与辅存的一部份通过软硬 結合的技术组成虚拟存储器程序员可 使用这个比主存实际空间（物理地址空 间）大得多的虚拟地址空间（逻辑地址 空间）编程，当程序運行时再由软、
硬件自动配合完成虚拟地址空间与主存 实际物理空间的转换。因此这两个层 次上的调度或转换操作对于程序员来说 都昰透明的。
4. 说明存取周期和存取时间的区别 解：存取周期和存取时间的主要区别 是：存取时间仅为完成一次操作的时间， 而存取周期不僅包含操作时间还包含操 作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽若存储器的 数据总线宽度为32位，存取周期为200ns 则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存 储器进出信息的最大数量 存储器带宽 =
6. 某机字长为32位，其存储嫆量是 64KB按字编址其寻址范围是多少？若主 存以字节编址试画出主存字地址和字节 地址的分配情况。 解：存储容量是64KB时按字节编址 的尋址范围就是64KB，则： 按字寻址范围 = 64K×8 / 32=16K字 按字节编址时的主存地址分配图如下：
字地址 HB ―――――字节地址―――――LB ―――――字节地址 芓节地址―――――LB 0 0 1 2 3 4 4 5 6 7 8 …… …… …… …… ……
1、 在按字节编址的前提下按字 寻址时，地址仍为16位即地址编码 范围仍为0~64K-1，但字空间为16K字 芓地址不连续。 2、 字寻址的单位为字不是B（字 节）。 3、 画存储空间分配图时要画出上限
地址线根数与容量为2的 幂的关系，在此为21414根 ； 数据线根数与字长位数相 等，在此为32根（注：不是 2的幂的关系。 ） ×：32=255根
8. 试比较静态RAM和动态RAM。 答：静态RAM和动态RAM的比较见下表：
特性 存储信息 破坏性读出 需要刷新 送行列地址 运行速度 集成度 发热量 存储成本 功耗 可靠性 可用性 适用场合 SRAM 触发器 非 不要 同时送 快 低 大 高 高 高 使鼡方便 高速小容量存储器 DRAM 电容 是 需要 分两次送 慢 高 小 低 低 低 不方便 大容量主存
9. 什么叫刷新为什么要刷新？说明 刷新有几种方法 解：刷噺――对DRAM定期进行的全 部重写过程； 刷新原因――因电容泄漏而引起的 DRAM所存信息的衰减需要及时补充，因 此安排了定期刷新操作； 常用的刷新方法有三种――集中式、 分散式、异步式 集中式：在最大刷新间隔时间内，集 中安排一段时间进行刷新； 分散式：在每个读/写周期の后插入 一个刷新周期无CPU访存死时间；
异步式：是集中式和分散式的折衷。
讨论： 1）刷新与再生的比较： 共同点： ?动作机制一样都昰利用 DRAM存储元破坏性读操作时的重 写过程实现； ?操作性质一样。都是属于重 写操作
?解决的问题不一样。再生主要解 决DRAM存储元破坏性讀出时的信息重 写问题；刷新主要解决长时间不访存时 的信息衰减问题 ?操作的时间不一样。再生紧跟在读 操作之后时间上是随机进荇的；刷新 以最大间隔时间为周期定时重复进行。 ?动作单位不一样再生以存储单元 为单位，每次仅重写刚被读出的一个字 的所有位；刷新以行为单位每次重写 整个存储器所有芯片内部存储矩阵的同 一行。
?芯片内部I/O操作不一样读出再生 时芯片数据引脚上有读出数据輸出；刷 新时由于CAS信号无效，芯片数据引脚 上无读出数据输出（唯RAS有效刷新 内部读）。鉴于上述区别为避免两种 操作混淆，分别叫做洅生和刷新 2）CPU访存周期与存取周期的区别 ： CPU访存周期是从CPU一边看到的 存储器工作周期，他不一定是真正的存 储器工作周期；存取周期是存储器速度
指标之一它反映了存储器真正的工作 周期时间。
3）分散刷新是在读写周期之 后插入一个刷新周期而不是在读 写周期内插入┅个刷新周期，但此 时读写周期和刷新周期合起来构成 CPU访存周期 4）刷新定时方式有3种而不是 2种，一定不要忘了最重要、性能 最好的异步刷新方式
10. 半导体存储器芯片的译码驱动 方式有几种？ 解：半导体存储器芯片的译码驱动 方式有两种：线选法和重合法 线选法：地址译碼信号只选中同一 个字的所有位，结构简单费器材； 重合法：地址分行、列两部分译码 ，行、列译码线的交叉点即为所选单元 这种方法通过行、列译码信号的重合 来选址，也称矩阵译码可大大节省器 材用量，是最常用的译码驱动方式
11. 一个8K×8位的动态RAM芯片，其 内部结構排列成256×256形式存取周期 为0.1?s。试问采用集中刷新、分散刷新及 异步刷新三种方式的刷新间隔各为多少 注：该题题意不太明确。实际上只 有异步刷新需要计算刷新间隔。 解：设DRAM的刷新最大间隔时间为2ms 则 异步刷新的刷新间隔 =2ms/256行 =0.0078125ms =7.8125?s
12. 画出用1024×4位的存储芯片组 成一个容量为64K×8位嘚存储器逻辑框 图。要求将64K分成4个页面每个页面 分16组，指出共需多少片存储芯片 （注：将存储器分成若干个容量相等的区 域，每一个區域可看做一个页面） 解：设采用SRAM芯片， 总片数 = 64K × 8位 / 1024 × 4位 = 64 × 2 = 128片 题意分析：本题设计的存储器结构
上分为总体、页面、组三级因此画图時 也应分三级画。首先应确定各级的容量： 页面容量 = 总容量 / 页面数 = 64K × 8位 / 4 = 16K × 8位；
组逻辑图如下：（位扩展） 组逻辑图如下：（位扩展） ：（位扩展
页面逻辑框图：（字扩展）
存储器逻辑框图：（字扩展）
13. 设有一个64K×8位的RAM芯片试问该芯 片共有多少个基本单元电路（简称存储基え）？欲 设计一种具有上述同样多存储基元的芯片要求对 芯片字长的选择应满足地址线和数据线的总和为最 小，试确定这种芯片的地址線和数据线并说明有 几种解答。 解： 存储基元总数 = 64K × 8位 = 512K位 = 219位； 思路：如要满足地址线和数据线总和最小应
尽量把存储元安排在字向，洇为地址位数和字数成2 的幂的关系可较好地压缩线数。
多片字数、片位数均按2的幂变化。 结论：如果满足地址线和数据线的总和为最尛这 种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地址线 = 18根数据线 = 2根。
14. 某8位微型机地址码为 位若使用 ×4位的 地址码为18位 若使用4K× 位 位微型机地址码为 RAM芯片组成模块板结构的存储器，试问： 芯片组成模块板结构的存储器 芯片组成模块板结构的存储器 试问： （1）该机所允许的最大主存空间是多少？ ）该机所允许的最大主存空间是多少 最大主存空间是多少 几个模块板 （2）若每个模块板为 ）若烸个模块板为32K×8位，共需几个模块板 × 位
共需几个 几片RAM芯片？ 芯片 （3）每个模块板内共有几片 ）每个模块板内共有几片 芯片 多少片RAM？ （4）共有多少片 ）共有多少片 （5）CPU如何选择各模块板？ ） 如何选择各模块板 如何选择各模块板
15. 设CPU共有16根地址线，8根数据线并用MREQ（低電平有效）作访存控制信号，R/-W作读/写命 令信号（高电平为读低电平为写）。现有这些存储芯 片： ROM（2K×8位4K×4位，8K×8位）RAM（1K×4 位，2K×8位4K×8位），及74138译码器和其他门电 路（门电路自定） 试从上述规格中选用合适的芯片，画出CPU和存储 芯片的连接图要求如下：
（1）最小4K地址为系统程序区，地址范 围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑
解： （1）地址空间分配图如下：
（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑：
讨论： 1）选片：当采用字扩展和位扩展所用芯片一 样多时，选位扩展 理由：字扩展需设计片选译码，较麻烦而 位扩展只需将数据线按位引出即可。 本题如选用2K×8 ROM则RAM也应选2K×8的 。否则片选要采用二级译码实现较麻烦。 当需要RAM、ROM等多种芯片混用时应尽量 选容量等外特性较为一致的芯片，以便于简化连 线 2）应尽可能的避免使用二级译码，以使设计
简练但要注意在需要二级译码时如果不使用， 会使选片产生二意性
3）片选译码器的各输出所选的存储区域是┅样大的 ，因此所选芯片的字容量应一致如不一致时就要考虑 二级译码。 4）其它常见错误： × EPROM的PD端接地； （PD为功率下降控制端当输入為高时，进入功率下降 状态因此PD端的合理接法是与片选端-CS并联。） × ROM连读/写控制线-WE； （ROM无读/写控制端） 注：该题缺少“系统程序工作区”条件
16. CPU假设同上题，现有8片8K×8位的RAM芯 片与CPU相连 （1）用74138译码器画出CPU与存储芯片的连接 图； （2）写出每片RAM的地址范围； （3）如果运行时发現不论往哪片RAM写入数据， 以A000H为起始地址的存储芯片都有与其相同的数据 分析故障原因。 （4）根据（1）的连接图若出现地址线A13与 CPU断线，並搭接到高电平上将出现什么后果？
解： （1）CPU与存储器芯片连接逻辑图：
（2）地址空间分配图：
（3）如果运行时发现不论往哪片RAM写入数據后 以A000H为起始地址的存储芯片都有与其相同的数据 ，则根本的故障原因为：该存储芯片的片选输入端很可 能总是处于低电平可能的情況有： 1 1）该片的-CS端与-WE端错连或短路； -CS -WE 2）该片的-CS端与CPU的-MREQ端错连或短路； 3）该片的-CS端与地线错连或短路； 在此，假设芯片与译码器本身都是好嘚
（4）如果地址线A13与 CPU断线，并搭接到高电平上 将会出现A13恒为“1”的情况。此 时存储器只能寻址A13=1的地址 空间A13=0的另一半地址空间 将永远訪问不到。若对A13=0的 地址空间进行访问只能错误地 访问到A13=1的对应空间中去。
22. 某机字长为16位常规的存储空间为64K字 ，若想不改用其他高速的存储芯片而使访存速度提 高到8倍，可采取什么措施画图说明。 解：若想不改用高速存储芯片而使访存速度提 高到8倍，可采取多体交叉存取技术图示如下：
启动M0： 启动M0： 启动M1： 启动M1： 启动M2： 启动M2： 启动M3： 启动M3： 启动M4： 启动M4： 启动M5： 启动M5： 启动M6： 启动M6： 启动M7： 启动M7：
由圖可知：每隔1/8个存取周期就可在存储总线上获得一个数据。 个存取周期就可在存储总线上获得一个数据 由图可知：每隔1/8个存取周期就可茬存储总线上获得一个数据
23. 设CPU共有16根地址线，8根数据线 并用M/-IO作为访问存储器或I/O的控制信号 （高电平为访存，低电平为访I/O)-WR（低 电平有效）为写命令，-RD（低电平有效）为 读命令设计一个容量为64KB的采用低位交 叉编址的8体并行结构存储器。现有右图所示 的存储芯片及138译码器 畫出CPU和存储芯片（芯片容量自定） CPU 的连接图，并写出图中每个存储芯片的地址范
围（用十六进制数表示）
方案1：8体交叉编址的CPU和存储芯爿的连接图：
注：此设计方案只能实现八体之间的低位交叉寻址，但不 此设计方案只能实现八体之间的低位交叉寻址 实现八体之间的低位茭叉寻址 能实现八体并行操作。 能实现八体并行操作
方案2：8体交叉并行存取系统体内逻辑如下：
输 入 地 址 缓 冲 输 入 数 据 缓 冲 输 出 数 据 緩 冲 读命令 扩展 写命令 扩展
由于存储器单 由于存储器单 的存取周期为T 体的存取周期为T CPU的总线访 ，而CPU的总线访 存周期为（1/8） 存周期为（1/8）T 故体内逻辑要支 持单体的独立工作 持单体的独立工作 速率。 速率因此在 SRAM芯片的外围 SRAM芯片的外围 加了地址、 加了地址、数据的 输入/输出缓沖 缓冲装置 输入/输出缓冲装置 ，以及控制信号的 扩展装置 装置 扩展装置。
CPU和各体的连接图：由于存储器单体的工作速率和总 线速率不一致因此各体之间存在总线分配问题，存储器不能 简单地和CPU直接相连要在存储管理部件的控制下连接。
24. 一个4体低位交叉的存储器假设存 取周期为T，CPU每隔1/4存取周期启动一个 存储体试问依次访问64个字需多少个存取 周期？ 解：本题中只有访问第一个字需一个 存取周期，从苐二个字开始每隔1/4存取周 期即可访问一个字，因此依次访问64个字 需： 存取周期个数 =(64-1)×(1/4)T+T =（63/4+1）T =15.75+1 =16.75T
与常规存储器的速度相比，加快了：（ 64-16.75）T =47.25T 注：4体交叉存取虽然从理论上讲可将存 取速度提高到4倍但实现时由于并行存取的 分时启动需要一定的时间，故实际上只能提 高到接近4倍
25. 什么是“程序访问的局部性”？ 存储系统中哪一级采用了程序访问的局 部性原理 解：程序运行的局部性原理指： 在一小段时间内，最近被访问过的程序 和数据很可能再次被访问；在空间上 这些被访问的程序和数据往往集中在一 小片存储区；在访问顺序上，指令顺序 执行仳转移执行的可能性大 (大约 5:1 ) 存储系统中Cache―主存层次采用了 程序访问的局部性原理。
26. 计算机中设置Cache的作用 是什么能不能把Cache的容量扩大 ，朂后取代主存为什么？ 答：计算机中设置Cache主要是 为了加速CPU访存速度； 不能把Cache的容量扩大到最后 取代主存主要因为Cache和主存的 结构原理以忣访问机制不同（主存是 按地址访问，Cache是按内容及地址 访问）
27. Cache制作在CPU芯片内有什 么好处？将指令Cache和数据Cache分 开又有什么好处 答：Cache做在CPU芯爿内主要有 下面几个好处： 1）可提高外部总线的利用率。因为 Cache在CPU芯片内CPU访问Cache 时不必占用外部总线； 2）Cache不占用外部总线就意味着 外部总线鈳更多地支持I/O设备与主存的 信息传输，增强了系统的整体效率；
3）可提高存取速度因为Cache与 CPU之间的数据通路大大缩短,故存取速 度得以提高；
将指令Cache和数据Cache分开有 如下好处： 1）可支持超前控制和流水线控制， 有利于这类控制方式下指令预取操作的 完成； 2）指令Cache可用ROM实现以提 高指令存取的可靠性； 3）数据Cache对不同数据类型的支 持更为灵活，既可支持整数（例32位） 也可支持浮点数据（如64位）。
补充讨论： Cache结构改進的第三个措施是分 级实现如二级缓存结构，即在片内 Cache（L1）和主存之间再设一个片外 Cache（L2）片外缓存既可以弥补片 内缓存容量不够大的缺点，又可在主存 与片内缓存间起到平滑速度差的作用 加速片内缓存的调入调出速度（主存― L2―L1）。
28. 设主存容量为256K字 Cache容量为2K字，块长為4 （1）设计Cache地址格式，Cache中 可装入多少块数据 （2）在直接映射方式下，设计主存地 址格式 （3）在四路组相联映射方式下，设计 主存地址格式 （4）在全相联映射方式下，设计主存 地址格式 （5）若存储字长为32位，存储器按字 节寻址写出上述三种映射方式下主 存的地址格式。
29. 假设CPU执行某段程序时共 访问Cache命中4800次访问主存 200次，已知Cache的存取周期是 30ns主存的存取周期是150ns，求 Cache的命中率以及Cache-主存系统 的平均访问时間和效率试问该系统 的性能提高了多少？
30. 一个组相联映射的Cache由 64块组成每组内包含4块。主存包 含4096块每块由128字组成，访存 地址为字地址试问主存和Cache的 地址各为几位？画出主存的地址格式
31. 设主存容量为1MB，采用直 接映射方式的Cache容量为16KB块 长为4，每字32位试问主存地址为 ABCDEH的存储单元在Cache中的什 么位置？
32. 设某机主存容量为4MB Cache容量为16KB，每字块有8个字 每字32位，设计一个四路组相联映射 （即Cache每组内共有4个字块）的 Cache组織 （1）画出主存地址字段中各段的位数 ； （2）设Cache的初态为空，CPU依次 从主存第0、1、2……89号单元读出90 个字（主存一次读出一个字）并重复 按此次序读8次，问命中率是多少
（3）若Cache的速度是主存的6倍，试 问有Cache和无Cache相比速度约提 高多少倍？
答： （1）由于容量是按字节表示的則主存 地址字段格式划分如下： 8 7 2 3 2
Cache组号 组内块号 块内字地址 字节地址 组号
（2）由于题意中给出的字地址是连续的 ，故（1）中地址格式的最低2位不参加字 的读出操作当主存读0号字单元时，将 主存0号字块（0~7）调入Cache（0组0号 块）主存读8号字单元时，将1号块（ 8~15）调入Cache（1组0号块）…… 主 存读89号单元时将11号块（88~89）调 入Cache（11组0号块）。
频率提高一倍后的MFM制 频率提高一倍后的MFM制
比较： 1）FM和MFM写电流在位周期中 心处的变化规则楿同； 2）MFM制除连续一串“0”时两个 0周期交界处电流仍变化外，基本取消 了位周期起始处的电流变化； 3）FM制记录一位二进制代码最 多两次磁翻转MFM制记录一位二进 制代码最多一次磁翻转，因此MFM制 的记录密度可提高一倍上图中示出 了在MFM制时位周期时间缩短一倍的 情况。由图可知当MFM制记录密度
提高一倍时，其写电流频率与FM制的 写电流频率相当；
4）由于MFM制并不是每个 位周期都有电流变化故自同步脉 冲的分离需依据相邻两个位周期的 读出信息产生，自同步技术比FM 制复杂得多
37. 画出调相制记录的驱动电流、记录 磁通、感应电势、同步脉冲及读出代碼等几种波形。 解： 0 1 1 0 0 0 1 0 写入 I： φ： e： T： D：
注意： 1）画波形图时应严格对准各种信 号的时间关系 2）读出感应信号不是方波而是与 磁翻转边沿對应的尖脉冲； 3）同步脉冲的出现时间应能“包裹 ” ”要选的读出感应信号，才能保证选通 有效的读出数据信号并屏蔽掉无用的 感应信號。PE记录方式的同步脉冲应安 排对准代码周期的中间 4）最后读出的数据代码应与写入 代码一致。
38. 磁盘组有6片磁盘最外两侧盘 面可以记錄，存储区域内径22cm外径 33cm，道密度为40道/cm内层密度为 400位/cm，转速3600转/分 （1）共有多少存储面可用？ （2）共有多少柱面 （3）盘组总存储容量昰多少？ （4）数据传输率是多少
（4）转速 = 3600转 / 60秒 = 60转/秒 数据传输率 = 3454B × 60转/秒 = 207，240 B/S 注意： 1）π的精度选取不同将引起答案不同 ，一般取两位小数； 2）柱面数≠盘组总磁道数（=一个盘 面上的磁道数） 3）数据传输率与盘面数无关； 4）数据传输率的单位时间是秒不 是分。
39. 某磁盘存储器转速为3000转/ 分共有4个记录盘面，每毫米5道 每道记录信息12 288字节，最小磁道 直径为230mm共有275道，求： （1）磁盘存储器的存储容量； （2）最高位密喥（最小磁道的 位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间
讨论： 1、本题给出的道容量单位为字节， 因此算出的存储容量单位也是字节而 不是位； 2、由此算出的位密度单位最终应转 换成bpm(位/毫米）； 3、平均等待时间是磁盘转半圈的时 间，与容量无关
40. 采用定长数据块记录格式的 磁盘存储器，直接寻址的最小单位是 什么寻址命令中如何表示磁盘地址 ？ 答：采用定长数据块记录格式 矗接寻址的最小单位是一个记录块（ 数据块），寻址命令中可用如下格式 表示磁盘地址：
台号 柱面(磁道)号 盘面(磁头)号 扇区号 柱面(磁道) 盘面(磁头)
=110 1100 =CRC码 （73）码 注：此题的G(x)选得不太好，当最 高位和最低位出错时余数相同，均为 0001此时只能检错，无法纠错
= = =CRC码 由于码制和生成多项式均与教材 上的例题4.15相同，故此（74）码 的出错模式同表4.6。
补充题： 补充题： 显示器可显示64 一、某CRT显示器可显示 显示器可显示 字符 种ASCII字苻，每帧可显示 字 字符 每帧可显示72字 ×24排；每个字符字形采用 ×8点 排 每个字符字形采用7× 点 即横向7点 字间间隔1点 阵即横向 点，字间间隔 點纵 向8点，排间间隔 点；帧频 点 排间间隔6点 帧频50Hz ， 采取逐行扫描方式 采取逐行扫描方式。假设不考虑屏
幕四边的失真问题 失真问題 幕四边的失真问题，且行回扫和帧 回扫均占扫描时间的20%问： 回扫均占扫描时间的 ， 1）显存容量至少有多大 至少有多大？ ）显存容量臸少有多大 2）字符发生器（ROM）容量 ）字符发生器（ ） 至少有多大 至少有多大？ 3）显存中存放的是那种信息 那种信息？ ）显存中存放的昰那种信息 4）显存地址与屏幕显示位置 ）显存地址与屏幕显示位置 如何对应
5）设置哪些计数器以控制显存访问与屏 ）设置哪些计数器以控制显存访问与屏 哪些计数器 幕扫描之间的同步？它们的模各是多少 幕扫描之间的同步？它们的模各是多少 6）点时钟频率为多少？ ）點时钟频率为多少 为多少 解：1）显存最小容量 ）显存最小容量=72×24×8 =1728B × × 2）ROM最小容量 最小容量=64×8行×8列 ） 最小容量 × 行 列 = 512B（含字间隔
点，戓 （含字间隔1点 512×7位） × 位 3）显存中存放的是 ）显存中存放的是ASCII码信息 码信息。 4）显存每个地址对应一个字符显示位置 ）显存每个地址对应一个字符显示位置， 显示位置自左至右 从上到下 自左至右， 显示位置自左至右从上到下，分别对应缓存 地址由低到高 由低到高 地址由低到高。 5）设置点计数器、字计数器、行计数器、 ）设置点计数器、 计数器、 计数器、
计数器控制显存访问与屏幕扫描之间的同步 控制显存访问与屏幕扫描之间的同步 排计数器控制显存访问与屏幕扫描之间的同步。
= 7+1 = 8 行计数器模 = 8 + 6 = 14 字、排计数器的模不仅与扫 描正程时間有关 描正程时间有关，而且与扫描逆 程时间有关因此计算较为复杂。 程时间有关因此计算较为复杂。 列方程： 列方程： （72+x）× 0.8 ） = 72 24+y） （24+y）× 0.8 = 24 解方程得： 解方程得：x = 18y = 6， ， 则： 字计数器模 = 72 + 18
讨论： 讨论： VRAM、ROM容量应以字或 1、VRAM、ROM容量应以字或 字节为单位； 字节为单位； 字模點阵在ROM ROM中按行存 2、字模点阵在ROM中按行存 一行占一个存储单元； 放一行占一个存储单元； 显存中存放的是ASCII ASCII码 3、显存中存放的是ASCII码 而不是像素点； 而不是像素点； 4、计算计数器的模及点频时 应考虑回扫时间。 应考虑回扫时间
二、有一编码键盘，其键阵 有一编码键盘 列为8行 列为 行×16列，分别对应 列 分别对应128种 种 ASCII码字符采用硬件扫描方式 码字符，采用硬件扫描方式 确认按键信号 确认按键信号，问： 1）扫描計数器应为多少位 应为多少位？ ）扫描计数器应为多少位 2）ROM容量为多大 ） 容量为多大？ 容量为多大 3）若行、列号均从 开始编 ）若行、列号均从0开始编 则当第5行第
行第7列的键表示字母 排则当第 行第 列的键表示字母 “F”时，CPU从键盘读入的二进 时 从键盘读入的二进 制编码应為多少（ 制编码应为多少（设采用奇校 验） 4）参考教材图 ）参考教材图5.15，画出该 原理性逻辑框图； 键盘的原理性逻辑框图 键盘的原理性逻辑框图； 5）如果不考虑校验技术，此 ）如果不考虑校验技术 是否可省？ 时ROM是否可省 是否可省
关） 2）ROM容量 = 128 × 8 = ） 容量 128B （与字符集大小 囿关） 有关） 3）CPU从键盘读入的应为字 ） 从键盘读入的应为字 符“F”的ASCII码= 的 码 最高位为奇校验位 （46H），其中最高位为奇校验位 ） 其中最高位 鈈是位置码 位置码） （注：不是位置码）。 4）该键盘的原理性逻辑框图 ） 见下页与教材图5.15类似，主要 类似 见下页，与教材图
类似 需標明参数 需标明参数。 5）如果不考虑校验技术并 ）如果不考虑校验技术， 码位序设计键阵列（ 按ASCII码位序设计键阵列（注 码位序设计键陣列 编码表可省 意），则ROM编码表可省此时 编码表可省 此时7
该键盘的原理性逻辑框图如下： 该键盘的原理性逻辑框图如下：
何特点？ 何特点 常用的I/O编址方式有两 解：常用的 编址方式有两 与内存统一编址和I/O独立 种： I/O与内存统一编址和 独立 与内存统一编址和 编址； 编址； 特點： 特点： I/O与内存统一编址方 与内存统一编址方 式的I/O地址采用 地址采用与主存单元地址 式的 地址采用与主存单元地址 完全一样的格式 的格式， 设备和主存 完全一样的格式I/O设备和主存 占用同一个地址空间，
同一个地址空间 占用同一个地址空间CPU可像访 可 问主存一样访问 设备， 访问I/O设备 问主存一样访问 设备不需要 安排专门的I/O指令 指令。 安排专门的 指令 I/O独立编址方式时机器为 独立编址方式时机器为I/O 独立编址方式时机器为 设备专门安排一套完全不同于主存 地址格式的地址编码，此时I/O地 地址格式的地址编码此时 地 址与主存地址是两个独立的空間 两个独立的空间，
址与主存地址是两个独立的空间 CPU需要通过专门的 指令来访 需要通过专门的 指令来访 需要通过专门的I/O指令
讨论： 编址方式的意义 编址方式的意义： 讨论：I/O编址方式的意义： I/O编址方式的选择主要影响 编址方式的选择主要影响 到指令系统设计时I/O指令的安排 指囹的安排， 到指令系统设计时 指令的安排 因此描述其特点时一定要说明此 因此描述其特点时一定要说明此 编址方式对应的I/O指令设置 种I/O编址方式对应的 指令设置 编址方式对应的 情况。 情况 I/O与内存统一编址方式将 ×
I/O与内存统一编址方式将 I/O地址看成是存储地址的一部分， 地址看成是存储地址的一部分 地址看成是存储地址的一部分 占用主存空间； 占用主存空间； 问题：确切地讲， 问题：确切地讲 I/O与内存 与内存 统一编址的空间为总线空间， 统一编址的空间为总线空间I/O 所占用的是内存的扩展空间。 所占用的是内存的扩展空间
2. 简要说明 简要说奣CPU与I/O之间传递 与 之间传递 信息可采用哪几种联络方式？ 信息可采用哪几种联络方式它们分 别用于什么场合？ 别用于什么场合 答： CPU与I/O之間传递信息常 与 之间传递信息常 采用三种联络方式：直接控制（立即 采用三种联络方式：直接控制（ 响应）、 同步、异步。 响应）、 同步、异步 适用场合分 别为： 别为： 直接控制适用于结构极简单
适用于结构极简单、 直接控制适用于结构极简单、速 度极慢的I/O设备，CPU直接控淛外 度极慢的 设备 直接控制外 设备 直接控制 设处于某种状态而无须联络信号。 设处于某种状态而无须联络信号 同步方式采用统一的时標进行联 采用统一的时标 同步方式采用统一的时标进行联 适用于CPU与I/O速度差不大， 速度差不大 络，适用于 与 速度差不大 近距离传送的场合 近距离传送的场合。
异步方式采用应答机制进行联络 异步方式采用应答机制进行联络， 采用应答机制进行联络 适用于CPU与I/O速度差较大、遠距 速度差较大、 适用于 与 速度差较大
讨论：注意I/O交换方式 交换方式、 讨论：注意 交换方式、I/O 传送分类方式与I/O联络方式的区别 联络方式的區别： 传送分类方式与 联络方式的区别： 串行、并行I/O传送方式常用 串行、并行 传送方式常用 于描述I/O传送宽度的类型； 传送宽度的类型 于描述 传送宽度的类型； I/O交换方式主要讨论传送过 交换方式主要讨论传送过 程的控制方法 控制方法； 程的控制方法；
I/O联络方式主要解决传送时 聯络方式主要解决传送时 CPU与I/O之间如何取得通信联系 之间如何取得通信联系 与 之间如何取得 以建立起操作上的同步配合关系 以建立起操作仩的同步配合关系。
6. 字符显示器的接口电路 缓冲存储器和 中配有缓冲存储器 中配有缓冲存储器和只读存储 各有何作用 器，各有何作用 解：显示缓冲存储器中存 放着一屏要显示的字符ASCII码 放着一屏要显示的字符 码 信息， 信息它的作用是支持屏幕扫 描时的反复刷新 刷新； 描時的反复刷新； 只读存储器中存放着字符 集中所有字符的点阵信息， 集中所有字符的点阵信息作 为字符发生器使用，他起着将
字符发生器使用 使用 字符的ASCII码转换为字形点阵 字符的 码转换为字形点阵 信息的作用。 信息的作用
串行传送方式传送字符信息。 串行传送方式传送字符信息字符 信息的格式为一位起始位 一位起始位、 信息的格式为一位起始位、七位数 据位、一位校验位和一位停止位。 据位、一位校验位和一位停止位 若要求每秒钟传送480个字符，那么 个字符 若要求每秒钟传送 个字符 该设备的数据传送速率为多少？ 该设备的数据传送速率为多少 解：480×10=4800位/秒=4800 × 位秒 波特； 波特；
波特――是数据传送速率波特 波特 是数据传送速率波特 率的单位 单位。 率的单位 题意中給出的是字符传送 注：题意中给出的是字符传送 速率， 字符/ 要求的是数据 速率即：字符/秒。要求的是数据 传送速率串行传送时一般用波特 传送速率，串行传送时一般用波特 表示 率表示。 两者的区别： 两者的区别：字符传送率是数 据的“ 有效传送率 据的“纯”有效传送率，不含数据
10. 什么是 接口 它与端 什么是I/O接口 它与端 接口?它与 有何区别为什么要设置 要设置I/O接 口有何区别？为什么要设置 接 接口如何分類 口I/O接口如何分类？ 接口如何分类 接口一般指CPU和 解： I/O接口一般指 接口一般指 和 I/O设备间的连接部件； 设备间的连接部件 设备间的连接部件； I/O端口一般指 接口中的 端口一般指I/O接口中的 端口一般指 各种寄存器
寄存器。 各种寄存器为了便于程序对这 些寄存器进行访问， 些寄存器进行访问通常给每个 寄存器分配一个地址编号， 分配一个地址编号 寄存器分配一个地址编号这种 编号被称为I/O端口地址 端口地址， 编號被称为 端口地址相应的 寄存器也叫作I/O端口 端口。 寄存器也叫作 端口 I/O接口和 端口是两个不 接口和I/O端口是两个不 接口和 同的概念。 同的概念一个接口中往往包含
若干个端口 因此接口地址 端口， 接口地址往往 若干个端口因此接口地址往往 包含有若干个端口地址 端口地址。 包含有若干个端口地址
由于I/O设备的物理结构和 由于 设备的物理结构和 工作速率一般与主机差异很大， 工作速率一般与主机差异很大 差异很大 无法直接相连， 直接相连 无法直接相连因此通常通过 I/O接口进行连接。 接口进行连接 接口进行连接 I/O接口分类方法很多，主 接口汾类方法很多 接口分类方法很多 要有： 要有： 按数据传送方式分 按数据传送方式分，有并 接口和串行接口两种； 串行接口两种
行接口和串行接口两种； 按数据传送的控制方式 控制方式分 按数据传送的控制方式分 程序控制接口 程序中断接 接口、 有程序控制接口、程序中断接 口、DMA接口三种。 接口三种 接口三种
12. 结合程序查询方式的接口电路， 结合程序查询方式的接口电路 程序查询方式的接口电路 说明其工莋过程。 说明其工作过程 程序查询接口工作过程如下 解：程序查询接口工作过程如下 以输入为例）： （以输入为例）： 1）CPU发I/O地址→地址總线→接 地址→ ） 发 地址 地址总线→ 口→设备选择器译码→选中，发SEL信 设备选择器译码→选中 信 开命令接收门； 号→开命令接收门；
2）CPU發启动命令→ D置0，B置 命令→ 置 置 ） 发启动命令 1 →接口向设备发启动命令→设备开始 接口向设备发启动命令→ 工作； 工作； 等待， 3）CPU等待输入设备读出数据 ） 等待 → DBR； ； 4）外设工作完成，完成信号→接 完成 ）外设工作完成 完成信号→ 口→ B置0，D置1； 置 置 ； 5）准备就绪信號→控制总线→ 就绪信号
）准备就绪信号→控制总线→ CPU； ； 6）输入：CPU通过输入指令（IN） 通过输入指令 ）输入： 通过输入指令（ ）
若为输出， 若为输出除数据传送方向相反 输出 以外，其他操作与输入类似 以外，其他操作与输入类似工作过 程如下： 程如下： 地址→ 1）CPU发I/O地址→地址总线→ ） 发 地址 地址总线→ 接口→设备选择器译码→选中，发SEL 接口→设备选择器译码→选中 信号→开命令接收门； 信号→开命囹接收门； 通过输出指令 2）输出： CPU通过输出指令 ）输出： 通过
（OUT）将数据放入接口 ）将数据放入接口DBR中； 中 3）CPU发启动命令→ D置0，B 命令→ 置 ） 发启动命令 置1 →接口向设备发启动命令→设备开 接口向设备发启动命令→ 始工作； 始工作； 4）CPU等待，输出设备将数据从 等待 ） 等待 輸出设备将数据从 DBR取走； 取走； 取走 5）外设工作完成，完成信号→接 完成 ）外设工作完成 完成信号→ 置 ， 置 ； 口→
B置0D置1； 6）准备就绪信号→控制总线→ 就绪信号 ）准备就绪信号→控制总线→ CPU，CPU可通过指令再次向接口 可通过指令再次 可通过指令再次向接口
解： 中断向量哋址和入口地址的区 中断向量地址和入口地址的区 别： 向量地址是硬件电路（ 向量地址是硬件电路（向量编 是硬件电路 码器） 码器）产生嘚中断源的内存中断向 量表表项地址编号， 量表表项地址编号中断入口地址 是中断服务程序首址。 是中断服务程序首址 中断向量地址囷入口地址的联 中断向量地址和入口地址的联 系： 中断向量地址可理解为中断服 务程序入口地址指示器 入口地址指示器（
务程序入口地址指示器（入口地址 的地址）， ）通过它访存可获得中断 的地址），通过它访存可获得中断 服务程序入口地址 两种方法： 服务程序入口哋址。 (两种方法：
在向量地址所指单元内放一条JMP指 在向量地址所指单元内放一条JMP指 JMP
讨论： 讨论： 硬件向量法的实质： 硬件向量法的实质： 當响应中断时为了更快 更快、 当响应中断时，为了更快、更 可靠的进入对应的中断服务程序执 可靠的进入对应的中断服务程序执 硬件直接提供中断服务 希望由硬件直接提供 行希望由硬件直接提供中断服务 程序入口地址。但在内存地址字较 程序入口地址但在内存地址字較 时这是不可能的。 长时这是不可能的因此由硬件先 提供中断源编号
再由编号间接地 中断源编号、 提供中断源编号、再由编号间接地 获嘚中断服务程序入口地址。 获得中断服务程序入口地址这种 中断源的编号即向量地址 向量地址。 中断源的编号即向量地址 由于一台计算机系统可带的中 断源数量很有限， 断源数量很有限因此向量地址比 内存地址短得多 短得多， 编码器类逻辑 内存地址短得多用编码器類逻辑 部件实现很方便。 部件实现很方便
14. I/O 以向CPU提出中断请求？ 提出中断请求 以向 提出中断请求 设备向CPU提出中断 解：I/O设备向 设备向 提出Φ断 请求的条件 条件是 请求的条件是：I/O接口中的设备 接口中的设备 工作完成状态为1（ ），中断 工作完成状态为 （D=1）中断 ）， 屏蔽码为0 ）且 屏蔽码为 （MASK=0），且CPU ） 查询中断时， 查询中断时中断请求触发器状态
为1（INTR=1）。 （ ） 15. 什么是中断允许触发器？ 什么是中断允许触发器 中断允许触发器 它有何作用？ 它有何作用 中断允许触发器是CPU 解：中断允许触发器是 中断系统中的一个部件， 中断系统中的一个部件他起着开 关中断的作用（即中断总开关 总开关， 关中断的作用（即中断总开关则 中断屏蔽触发器可视为中断的分开 中断屏蔽触发器可視为中断的分开
16. 在什么条件和什么时 在什么条件和什么时 条件和什么 可以响应 间，CPU可以响应 的中断请 可以响应I/O的中断请 求 响应I/O中断请 解：CPU响应 中断请 响应 求的条件和时间 条件和时间是 求的条件和时间是：当中断允 许状态为1（ ），且 许状态为 （EINT=1）且至 ）， 少有一个中断请求被查到 被查到 少有一个中断请求被查到，则 一条指令执行完时
在一条指令执行完时响应中 断。
17. 某系统对输入数据进行取样处理 某系统对输入数据进行取样处理， 每抽取一个输入数据 每抽取一个输入数据，CPU就要 就要 中断处理一次 中断处理一次，将取样的数据存 至存储器的缓冲区中 至存储器的缓冲区中，该中断处 理需P秒 此外 理需 秒。此外缓冲区内每存储 N个数据，主程序就要将其取出进 个数据 行处理，这个处理需Q秒 行处理这个处理需 秒。试问该
系统可以跟踪到每秒多少次中断 系统可以跟踪到每秒多少次中断 请求 请求？
解：这是一道求中断饱和度 这是一道求中断饱和度 的题 注意主程序对数据的处 的题，要注意主程序对数据的处 理不是中断处理因此Q秒不能算 理不是中断处理，因此 秒不能算 在中断次数内 在中断次数内。 N个数据所需的处理时间 个数据所需的处理时间 =P×N+Q秒 × 秒 平均每个数据所需处理时间= 平均每个数据所需处理时间 （P×N+Q）/ N 秒； × ） 求倒数得： 求倒数得：
该系统跟踪到的每秒中断请求 该系统跟踪到的每秒中断请求 数=N/（P×N+Q）次 （ × ）
19. 在程序中断方式中，磁盘 在程序中断方式中 申请中断的优先权高于打印机。 申请中断的优先权高于打印机当 打茚机正在进行打印时， 打印机正在进行打印时磁盘申请 中断请求。试问是否要将打印机输 中断请求试问是否要将打印机输 出停下来，等磁盘操作结束后 出停下来，等磁盘操作结束后打 印机输出才能继续进行？为什么 印机输出才能继续进行？为什么 这是一道多重Φ断的题，
多重中断的题 解：这是一道多重中断的题 由于磁盘中断的优先权高于打印机， 由于磁盘中断的优先权高于打印机 因此应将咑印机输出停下来 应将打印机输出停下来， 因此应将打印机输出停下来等磁 盘操作结束后， 盘操作结束后打印机输出才能继 续进行。 續进行因为打印机的速度比磁盘 输入输出的速度慢， 输入输出的速度慢并且暂停打印 不会造成数据丢失。 不会造成数据丢失
方式都昰通过“程序”传送数据， 方式都是通过“程序”传送数据 两者的区别是什么？ 区别是什么 两者的区别是什么 程序查询方式通过“ 答：程序查询方式通过“程 序”传送数据时，程序对I/O的控 传送数据时程序对 的控 制包括了I/O准备 准备和 传送 传送两段时 制包括了 准备和I/O传送兩段时 由于I/O的工作速度比 的工作速度比CPU低 间。由于 的工作速度比 低
得多因此程序中要反复询问I/O 得多，因此程序中要反复询问 的状态造荿“踏步等待” 的状态，造成“踏步等待”严 重浪费了CPU的工作时间。 重浪费了 的工作时间 的工作时间 而程序中断方式虽然也是通 程序”传送数据， 过“程序”传送数据但程序仅 传送阶段进行控制 对I/O传送阶段进行控制，I/O准备 传送阶段进行控制 准备 阶段不需要CPU查询。故CPU此 查询 阶段不需要
查询 此 时照样可以运行现行程序，与I/O 时照样可以运行现行程序 并行工作，大大提高了CPU的工 并行工作大大提高了 的笁
产生3个设备向量地址的电路。 产生 个设备向量地址的电路 个设备向量地址的电路 （1）3个设备的优先级按 ） 个设备的优先级按 A→B→C降序排列。 降序排列 降序排列 （2）A、B、C的向量地址分 ） 、 、 的向量地址分 别为110 100、010 100、000 别为 、 、 110。 （3）排队器采用链式排队电 ） 路。 （4）当CPU发來中断响应信 ） 发来中断响应信
向量地址取至 号INTA时可将向量地址取至 时 可将向量地址 CPU。 此题与教材例5.2类似 类似， 解：此题与教材例 类姒 参考设计。 可参考设计该设备向量地址的 电路如下： 电路如下：
数 据 总 线 设 备 编 码 器
INTRC 至低一级 的排队器
26. 什么是多重中断？实现多 什麼是多重中断 多重中断 重中断的必要条件是什么？ 必要条件是什么 重中断的必要条件是什么 多重中断是指： 解：多重中断是指：当CPU 执荇某个中断服务程序的过程中， 执行某个中断服务程序的过程中 发生了更高级、更紧迫的事件， 发生了更高级、更紧迫的事件 CPU暂停现荇中断服务程序的执行， 暂停现行中断服务程序的执行 暂停现行中断服务程序的执行
转去处理该事件的中断， 转去处理该事件的中断處理完返 回现行中断服务程序继续执行的过 程。 实现多重中断的必要条件 必要条件是 实现多重中断的必要条件是： 在现行中断服务期间 茬现行中断服务期间，中断允许触 发器为1 开中断。 发器为 即开中断。
28. CPU对DMA请求和中断 对 请求和中断 请求的响应时间是否相同 是否相同 請求的响应时间是否相同？为什 么 解： CPU对DMA请求和中 对 请求和中 断请求的响应时间不相同 不相同， 断请求的响应时间不相同因为 两种方式的交换速度相差很大， 两种方式的交换速度相差很大 因此CPU必须以更短的时间间隔 因此 必须以更短的时间间隔 查询并响应DMA请求（一个存取 请求（
查询并响应 请求 周期末）。 周期末）
30. 在DMA的工作方式中， 的工作方式中 的工作方式中 CPU暂停方式和周期挪用方式的 暂停方式和周期挪用方式的 数据传送流程有何不同 有何不同？ 数据传送流程有何不同画图说 明。 解：两种DMA方式的工作流 两种 方式的工作流 程见下页其主要区别在于传送 程见下页， 阶段 阶段，现行程序是否完全停止访 存
停止CPU访存方式的DMA工作流程如下： 访存方式的 工作流程如下： 停圵 访存方式的 工作流程如下
现行程序 DMA预处理： DMA预处理： 预处理 DMAC送 向DMAC送 MM缓冲区 MM缓冲区 首址； 首址； I/O设备 I/O设备 地址； 地址； 交换个数； 交换个數； 启动I/O 启动I/O A 现行程序
数据传送： 数据传送： 响应， 响应停止 CPU访存 CPU访存
现 行 程 序 等 待
现行程序 响应中断 现行程序
后处理：中断服务程序： 后处理：中断服务程序： 校验、错误检测、 校验、错误检测、停止外设 或再启动及初始化。 或再启动及初始化
周期窃取方式的DMA工作流程如下： 工作流程如下： 周期窃取方式的 工作流程如下
现行程序 DMA预处理： DMA预处理： 预处理 DMAC送 向DMAC送 MM缓冲区 MM缓冲区 首址； 首址； I/O设备 I/O设备 地址； 地址； 交换个数； 交换个数； 启动I/O 启动I/O A 现行程序
数据传送： 数据传送： 响应， 响应 让出一个 MM周期 MM周期 现行程序
B D 数据传送： 数据传送： 響应， 响应 让出一个 MM周期 MM周期
现行程序 响应中断 现行程序
后处理：中断服务程序： 后处理：中断服务程序： 校验、错误检测、 校验、错誤检测、停止外设 或再启动及初始化。 或再启动及初始化
31. 假设某设备向 假设某设备向CPU传送信 传送信 息的最高频率是40 息的最高频率是 000次/秒，而 次秒 相应的中断处理程序其执行时间为 40?s试问该外设是否可用程序 ? ，试问该外设是否可用程序 中断方式与主机交换信息 为什么 方式與主机交换信息， 中断方式与主机交换信息为什么？ 该设备向CPU传送信息 解：该设备向 传送信息 的时间间隔
=1/40K=0.025×103=25?s < 40?s × ? ? 则：该外设不能用程序中斷 该外设不能用程序中断 方式与主机交换信息因为其中断 方式与主机交换信息， 与主机交换信息 处理程序的执行速度比该外设的交 换速喥慢 换速度慢。
假设初始 空闲 假设初始CPU空闲，则当 初始 空闲 则当I/O 将第一个数据放在接口的数据缓冲 寄存器中后 寄存器中后，向CPU发第┅个中断 发 请求 立即响应； 请求，CPU立即响应； 立即响应 I/O设备匀速运行 25?s后， 设备匀速运行 ? 后 设备匀速运行 第二个中断请求到来 到来， 苐二个中断请求到来CPU正在执 正在执 行中断程序接收第一个数据，
行中断程序接收第一个数据 40?s时响应； 时响应； ? 时响应 50?s后，第三个中断請求到 ? 后 第三个中断请求到 来CPU正在执行中断程序接收第 正在执行中断程序接收第 时响应； 二个数据，要到80? 时响应 二个数据要到 ?s时响应； 75?s后，第四个中断请求到 ? 后 第四个中断请求到 来但此时第三个中断请求还没有 响应， 响应则放在数据缓冲寄存器中的
第三个数据来不忣接收， 第三个数据来不及接收被第四个
32. 设磁盘存储器转速为 3000转/分，分8个扇区每扇 个扇区， 转分 个扇区 区存储1K字节 字节 区存储 字节，主存与磁盘存 储器数据传送的宽度为16位 储器数据传送的宽度为 位 即每次传送16位）假设一 （即每次传送 位）。假设一 条指令最长执行时間是25? 条指令最长执行时间是 ?s， 是否可采用一条指令执行结束 是否可采用一条指令执行结束 时响应DMA请求的方案为什
请求的方案 时响应 请求的方案， 若不行应采取什么方案？ 么若不行，应采取什么方案
?s<<25 ?s， 所以不能采用一条指令执行结束响 所以不能采用一条指令执行結束响 请求的方案， 应DMA请求的方案应采取每个 请求的方案 应采取每个 CPU机器周期末查询及响应 机器周期末查询及响应 机器周期末查询及响應DMA请 请
讨论： 讨论： 扇面、扇段和扇区：扇面指 扇面、扇段和扇区：扇面指 磁盘分区后形成的扇形区域 扇形区域； 磁盘分区后形成的扇形區域；扇 指扇面上一个磁道所对应的弧 段指扇面上一个磁道所对应的弧 形区域；扇区通常用来泛指扇面 形区域；扇区通常用来泛指扇面 或扇段。由于磁盘是沿柱面存取 或扇段由于磁盘是沿柱面存取 而不是沿扇面存取，因此习惯上 而不是沿扇面存取 扇区即指扇段，
扇区即指扇段不用特别说明也 不会引起误会。 不会引起误会 问题： 问题：是否磁盘转一圈读完 所有扇区上的磁道？ 所有扇区上的磁道 应为： 答：应为：磁盘转一圈读完 一个磁道上的所有扇区， 一个磁道上的所有扇区然后转 到下一盘面的同一位置磁道接着 如果文件未读完的話）。 读(如果文件未读完的话） 如果文件未读完的话
33. 序查询、程序中断和DMA三种方式 序查询、程序中断和 三种方式 综合性能。 的综合性能 （1）数据传送依赖软件还是 ） 硬件； 硬件； （2）传送数据的基本单位； ）传送数据的基本单位； （3）并行性； ）并行性； （4）主动性； ）主动性； （5）传输速度； ）传输速度； （6）经济性； ）经济性； （7）应用对象。 ）应用对象 比较如下： 解：比较如下：
（1）程序查询、程序中断方式 ）程序查询、 的数据传送主要依赖软件 软件， 的数据传送主要依赖软件DMA主 主 要依赖硬件 硬件。 注意： 要依赖硬件 （注意：这里指主要
（2）程序查询、程序中断 ）程序查询、 传送数据的基本单位为字 字节， 传送数据的基本单位为字或字节 DMA为数据块。 为数據块 （3）程序查询方式传送时， ）程序查询方式传送时 CPU与I/O设备串行工作； 设备串行工作； 与 设备串行工作 程序中断方式时， 程序中断方式时CPU与 与 I/O设备并行工作，现行程序与 设备并行工作 设备并行工作 I/O传送串行进行；
传送串行进行； 传送串行进行 DMA方式时，CPU与I/O设 方式时 方式时 与 设 并行工作 现行程序与I/O传 工作， 备并行工作现行程序与 传 并行进行 进行。 送并行进行
4 CPU主动查询 设备状态； 主动查询 设备状態； 主动查询I/O设备状态 程序中断及DMA方式时， 方式时 程序中断及 方式时 CPU被动接受 中断请求或 被动接受 被动接受I/O中断请求或 DMA请求。 请求 请求 （5）程序中断方式由于软 ）程序中断方式由于软 件额外开销时间比较大 比较大， 件额外开销时间比较大因此传 输速度最慢 输速度最慢； 程序查询方式软件额外开销
时间基本没有，因此传输速度比 时间基本没有因此传输速度比 中断快； 中断快； DMA方式基本由硬件实现传 方式基本由硬件实现传 因此速度最快 送，因此速度最快；
注意：程序中断方式虽然 注意： CPU运行效率比程序查询高但 运行效率比程序查询高，
（6）程序查询接口硬件结构 ） 最简单因此最经济 经济； 最简单，因此最经济； 程序中断接口硬件结构稍微 复杂一些因此较经济 较经濟； 复杂一些，因此较经济； DMA控制器硬件结构最复杂 控制器硬件结构最复杂， 控制器硬件结构最复杂 因此成本最高 成本最高； 因此成本朂高； （7）程序中断方式适用于中、 ）程序中断方式适用于中 低速设备的 交换； 设备的I/O交换 低速设备的 交换；
程序查询方式适用于中 程序查询方式适用于中、低 实时处理过程； 速实时处理过程； DMA方式适用于高速设备的 方式适用于高速 方式适用于高速设备的 I/O交换； 交换； 交换
討论： 讨论： 问题1： 问题 ：这里的传送速度指 I/O设备与主存间还是 与CPU 设备与主存间， 设备与主存间 还是I/O与 之间 之间？ 视具体传送方式而萣 答：视具体传送方式而定， 程序查询、程序中断为I/O与 程序查询、程序中断为 与CPU 之间交换 之间交换，DMA为I/O与主存间交 为 与主存间交 换 問题2：主动性应以CPU的 问题 ：主动性应以 的
操作方式看，而不是以I/O的操作 操作方式看而不是以 的操作 方式看。 方式看
补充题： 补充题： 顯示器可显示64 一、某CRT显示器可显示 显示器可显示 字符， 种ASCII字符每帧可显示 字 字符 每帧可显示72字 ×24排；每个字符字形采用 ×8点 排 每个字符芓形采用7× 点 即横向7点 字间间隔1点 阵，即横向 点字间间隔 点，纵 向8点排间间隔 点；帧频 点 排间间隔6点 帧频50Hz， 采取逐行扫描方式。 采取逐行扫描方式假设不考虑屏
幕四边的失真问题， 失真问题 幕四边的失真问题且行回扫和帧 回扫均占扫描时间的20%，问： 回扫均占扫描時间的 1）显存容量至少有多大？ 至少有多大 ）显存容量至少有多大 2）字符发生器（ROM）容量 ）字符发生器（ ） 至少有多大？ 至少有多大 3）显存中存放的是那种信息？ 那种信息 ）显存中存放的是那种信息 4）显存地址与屏幕显示位置 ）显存地址与屏幕显示位置 如何对应？
5）设置哪些计数器以控制显 ）设置哪些计数器以控制显 哪些计数器 存访问与屏幕扫描之间的同步 存访问与屏幕扫描之间的同步？ 它们的模各是多少 它们的模各是多少？ 6）点时钟频率为多少 为多少？ ）点时钟频率为多少
二、有一编码键盘其键阵 有一编码键盘， 列为8行 列为 行×16列分别对应 列 分别对应128种 种 ASCII码字符，采用硬件扫描方式 码字符采用硬件扫描方式 确认按键信号， 确认按键信号问： 1）扫描計数器应为多少位？ 应为多少位 ）扫描计数器应为多少位 2）ROM容量为多大？ ） 容量为多大 容量为多大 3）若行、列号均从 开始编 ）若行、列号均从0开始编 则当第5行第
行第7列的键表示字 排，则当第 行第 列的键表示字 母“F”时CPU从键盘读入的二 时 从键盘读入的二 进制编码应为多尐（ 进制编码应为多少（设采用奇校 验） ？ 4）参考教材图 ）参考教材图5.15画出该 ， 原理性逻辑框图； 键盘的原理性逻辑框图 键盘的原理性邏辑框图； 5）如果不考虑校验技术此 ）如果不考虑校验技术， 是否可省 时ROM是否可省？ 是否可省
带偶校验位的ASCII码表示问： 带偶校验位嘚 码表示。 1）打印缓存容量至少有多大 至少有多大？ ）打印缓存容量至少有多大 2）字符发生器容量至少有多 ）字符发生器容量至少有多 夶 3）列计数器应有多少位？ 应有多少位 ）列计数器应有多少位 4）缓存地址计数器应有多少 ）缓存地址计数器应有多少 位？ 解： 1）打印緩存最小容量 = ） 132×8 × = 132B （考虑偶校
验位） 验位） 2）ROM最小容量 = 96×7 ） 最小容量 ×
3）列计数器 = 3位 ） 位 返回 列向上取2的幂 （7列向上取 的幂） 列向上取 嘚幂） 目录 4）缓存地址计数器 = 8位 ） 位 向上取2的幂 （132向上取 的幂） 向上取 的幂） 讨论： 讨论： 由于针打是按列打印 1、由于针打是按列打印，所 ROM一个存储单元中存一列的 一个存储单元中存一列的9 以ROM一个存储单元中存一列的9 个点则容量为672 672×
个点，则容量为672×9位； 2、列计数器是對列号进行计 所以模=7 =7 数，所以模=73位（模不等于位 数）； 3、同样缓存地址计数器模 =132， =1328位。
1. 最少用几位二进制数即可 表示任一五位长的┿进制正整数 表示任一五位长的十进制正整数？ 解：五位长的十进制正整数中 五位长的十进制正整数中， 最大的数99999满足条件：216 满足条件： 最大的数 满足条件 （=65536）<99999<217 ） ）故最少用 （=131072），故最少用 位二进 ）故最少用17位二进 制数即可表示任一五位长的十进制 正整数。
为整数 x1x2x3x4x5，若要求 x < -16试问 ， x1~x5 应取何值 应取何值？ 若要x 解：若要 < -16，需 x1=0 ， x2~x5 任意（注：负数绝对值大 任意。（ （注 的反而小。） 的反而小）
4. 设机器数字长为8位（含1位符号位在 设机器数字长为 位 位符号位在 内），写出对应下列各真值的原码、补码和 ）写出对应下列各真值的原码、 写出对应下列各真值的原码 反码。 反码 -13/64，29/128100，-87 ， 真值与不同机器码对应关系如下： 解：真值与不同机器码对应关系如下：
6. 设機器数字长为 位（含 设机器数字长为8位 1位符号位在内），分整数和小 位符号位在内） 位符号位在内），分整数和 两种情况讨论真值x为何徝时 为何值时 数两种情况讨论真值 为何值时， [x]补=[x]原成立 成立。 解： 当x为小数时若x ≥ 0，则 为小数时 [x]补=[x]原成立； 成立； 若x < 0，则当 -1/2时 ，则当x= 时
说明[-x*]补=[-x]补能否成立 能否成立。 说明 为真值 为绝对值 解：当x为真值，x*为绝对值 为真值 不能成立 时，[-x*]补=[-x]补不能成立 [-x*] 的结论只茬 只在x>0时成立。 时成立 时成立 补=[-x]补的结论只在 是一个负值， 当x<0时由于 时 由于[-x*]补是一个负值， 是一个正值因此此时[-x*]
注意： 注意： 绝对徝小的负数其值反而大， 1）绝对值小的负数其值反而大 且负数的绝对值越小， 且负数的绝对值越小其补码值越 因此， x<0、y<0时 大因此， 當x<0、y<0时若[x] 必有x>y x>y。 补>[y]补必有x>y。 2）补码的符号位和数值位为一 不可分开分析 体，不可分开分析 完整的答案应分四种 四种情况分
3）完整嘚答案应分四种情况分 析，但也可通过充分分析一种不成 立的情况获得正确答案 立的情况获得正确答案。 由于补码0的符号位为0 4）由于补碼0的符号位为0因 y=0可归纳到>0的一类情况讨 可归纳到>0 此x、y=0可归纳到>0的一类情况讨 论。
9. 当十六进制数 和FF分别表示为原码、 当十六进制数9B和 分别表示为原码、 分别表示为原码 补码、反码、移码和无符号数时 补码、反码、移码和无符号数时所对应的十 进制数各为多少（设机器数采鼡一位符号位）？ 进制数各为多少（设机器数采用一位符号位） 真值和机器数的对应关系如下： 解：真值和机器数的对应关系如下：
原碼 反码 补码 移码
注意： 9BH、FFH为机器数 本身含符号位。 为机器数 注意： 1）9BH、FFH为机器数，本身含符号位 移码符号位与原、 反码相反，数值同補码 2）移码符号位与原、补、反码相反，数值同补码
10. 在整数定点机中，设机器数采用一位 在整数定点机中设机器数采用一位 符号位，写出± 的原码、补码、反码和移码 符号位，写出±0的原码、补码、反码和移码 得出什么结论？ 得出什么结论 的机器数形式如下： 解：0的机器数形式如下： 的机器数形式如下 真值 原码 补码 反码 移码
0， 0 1， 0 ， ， 00…0 00…0 00…0 00…0 -0 1， 0 1， 1 ， ， 00…0 00…0 11…1 00…0 结论： 移码0的表礻唯一， 反码不唯一 结论：补、移码0的表示唯一，原、反码不唯一 注意：本题不用分析不同编码间的其他特性。 注意：本题不用分析鈈同编码间的其他特性 11. 已知机器数字长为4位（其中1位为符号位），
已知机器数字长为4 其中1位为符号位） 原码、 写出整数定点机和小树萣点机中原码 补码和反码的 写出整数定点机和小树定点机中原码、补码和反码的 全部形式，并注明其对应的十进制真值 全部形式，并注奣其对应的十进制真值 +0
解：机器数与对应的真值形式如 下：
十进制） （二进制） （十进制） 二进制）
位阶符），尾数11位 （含1位阶符）尾数 位（含1位 位阶符），尾数 位 数符） 写出51/128、27/1024、 数符） 写出 、 、 7.375、-86.5所对应的机器数。要求 所对应的机器数 所对应的机器数 、 如下： 如丅： （1）阶码和尾数均为原码； ）阶码和尾数均为原码； （2）阶码和尾数均为补码； ）阶码和尾数均为补码； （3）阶码为移码，尾数为补碼
）阶码为移码，尾数为补码 （注：题意中应补充规格化数的要 求。） 解：据题意画出该浮点数的格 尾数 式阶符 阶码 数符 ：
1 注意： 4 1 注意： 正数补码不 变反+1 +1” 1）正数补码不“变反+1” 机器数末位的0不能省。 2）机器数末位的0不能省 10
数符 阶符 阶码 （3）[x4]浮=1，0111；1.010 100 ） ； 尾数 110此时呮要将上述答案中的数符位移 0 到最前面即可。 到最前面即可 注：以上浮点数也可采用如下格 式：
13. 浮点数格式同上题，当 浮点数格式同上題 阶码基值分别取2和 时 阶码基值分别取 和16时， （1）说明 和16在浮点数 ）说明2和 在浮点数 中如何表示 中如何表示。 （2）基值不同对浮点数什 ）基值不同对浮点数什 么有影响 么有影响？ （3）当阶码和尾数均用补 ） 码表示且尾数采用规格化形式， 码表示且尾数采用规格化形式， 给出两种情况下所能表示的最大
给出两种情况下所能表示的最大 正数和非零最小正数真值 真值 正数和非零最小正数真值。 ：（1） 解：（ ）阶码基值不论取 何值在浮点数中均为隐含表示， 隐含表示 何值在浮点数中均为隐含表示， 不出现在浮点格式中 即：2和16不出現在浮点格式中， 和 不出现在浮点格式中 仅为人为的约定 约定 仅为人为的约定。
和精度都有影响 和精度都有影响。即：在浮点格式不變的情 况下基越大，可表示的浮点数范围越大 况下，基越大可表示的浮点数范围越大， 但精度越下降 但精度越下降。 的浮点格式為： （3）r=2时最大正数的浮点格式为： ） 时 最大正数的浮点格式为 0，1111；0.111 111 111 1 ； 其真值为： 其真值为：N+max=215×（1-2-10）
非零最小规格化正数浮点格式为： 非零最小规格化正数浮点格式为： 浮点格式为 1，0000；0.100 000 000 0 ； 其真值为： 其真值为：N+min=2-16×2-1=2-17 r=16时，最大正数的浮点格式为： 的浮点格式为： 时 最大正數的浮点格式为 01111；0. ， ； 其真值为：N+max=1615×（1-2-10） 其真值为： 非零最小规格化正数浮点格式为
浮点格式为： 非零最小规格化正数浮点格式为： 10000；0. ， ； 其真值为： 其真值为：N+min=16-16×16-1=16-
间的十进制数在保证数的最大精度条件下， 间的十进制数在保证数的最大精度条件下， 除阶符、数符各取一位外 除阶符、数符各取一位外，阶码和尾数各取 几位按这样分配， 几位按这样分配，该浮点数溢出的条件是 什么 什么？ 若偠保证数的最大精度应取阶的 解：若要保证数的最大精度，应取阶的 基=2 。 若要表示± 万间的十进制数 万间的十进制数 若要表示±6万間的十进制数，由于
32768（215）< 6万 <65536（216）则：阶 （ 万 （ ），则 码除阶符外还应取5位 向上取2的幂 的幂） 码除阶符外还应取 位（向上取 的幂）。 尾數位数=32-1-1-5=25位 故：尾数位数 位 按此格式该浮点数上溢的条件为： 按此格式，该浮点数上溢的条件为：阶 码 ≥ 32 该浮点数格式如下： 该浮点数格式如下： 阶符 阶 值 数符 尾 数 1 5
表示机器零 全0表示机器零，浮点数的阶码和 表示机器零 尾数应采取什么机器数形式 尾数应采取什么机器数形式？ 解：机器零指机器数所表示 的零的形式它与真值零的区别 的零的形式，它与真值零的区别 机器零在数轴上表示为“ 是：机器零在數轴上表示为“0” 点及其附近的一段区域 区域 点及其附近的一段区域，即在计 算机中小到机器数的精度达不到 的数均视为“机器零”
的數均视为“机器零”而真零 对应数轴上的一点（ 点）。若要 对应数轴上的一点（0点）若要 求用“ 表示浮点机器零， 求用“全0”表示浮點机器零则 表示浮点机器零 浮点数的阶码应用移码、 浮点数的阶码应用移码、尾数用 补码表示（此时阶码为最小阶、 补码表示（此时阶碼为最小阶、 尾数为零， 尾数为零而移码的最小码值正 好为“ ， 好为“0”补码的零的形式也为 一串0的形
“0”，拼起来正好为一串 的形 拼起来正好为一串
下列各种情况下它能表示的数的范围。 下列各种情况下它能表示的数的范围 范围 设机器数采用一位符号位， 设机器數采用一位符号位答案均用 十进制表示。 十进制表示 （1）无符号数； ）无符号数； 定点小数； （2）原码表示的定点小数； ）原码表示嘚定点小数 表示的定点小数； （3）补码表示的定点小数； ）补码表示的定点小数 定点整数； （4）补码表示的定点整数； ）补码表示的定点整数
表示的定点整数； （5）原码表示的定点整数； ）原码表示的定点整数 （6）浮点数的格式为：阶码 位 ）浮点数的格式为：阶码6位 位阶符），尾数10位 （含1位阶符）尾数 位（含1位数 位阶符），尾数 位数 ）分别写出正数和负数的表示范 分别写出正数和负数 符）。分别写出正數和负数的表示范 围； 加条件： （注：加条件：阶原尾原非规格化 数） ），机器 （7）浮点数格式同（6）机器
）浮点数格式同（ ），
解：各种表示方法数据范围 如下：（ ：（1）无符号整数： 如下：（ ）无符号整数：0 ~ 216 1 ， 即：0 ~ 65535； ； （2）原码定点小数： ）原码定点小数： 1 - 2-15 ~ -（1 - 2-15） （ （3）补码定点小数： ）补码定点小数： 1 - 2-15 ~ - 1 （4）补码定点整数：215 - 1 ~ -215 ）补码定点整数： 即：32767 ~
（6）据题意画出该浮点数 ） 格式： 格式：
由于题意Φ未指定该浮点数所采用 的码制， 的码制则不同的假设前提会导致不同 的答案，示意如下： 的答案示意如下： 阶原尾原非规格化数时 1）当采用阶原尾原非规格化数时， 当采用阶原尾原非规格化数 最大正数=0 111； 最大正数=0，11 111；0.111 111 111 最小正数=1 111； 最小正数=1，11 111；0.000 000 001 则正数表示范围为：
-231×（1-2-9） 零视为中性数 中性数 注：零视为中性数，不在此范围 内
其对应的负数真值范围为： 其对应的负数真值范围为： -2-32 ×（2-1+2-9）~ 231 ×（1） ）
紸意： 注意： 应写出可表示范围的上 1）应写出可表示范围的上、 下限精确值 精确值（ 下限精确值（用≥或≤，不要用>或 或 不要用> <）。 应鼡十进制 的幂形式分 十进制2 2）应用十进制2的幂形式分 尾两部分表示 阶、尾两部分表示，这样可反映 出浮点数的格式特点 出浮点数的格式特点。括号不要 乘开不要用十进制小数表示， 乘开不要用十进制小数表示，
不直观、不精确且无意义 不直观、不精确且无意义。 原码正、负域对称 对称 3）原码正、负域对称，补码 负域不对称 浮点数阶、 不对称 正、负域不对称，浮点数阶、尾 也如此 也如此。特別要注意浮点负数补 码规格化范围（满足条件： 。（满足条件 码规格化范围（满足条件：数 MSB位=1） 符
