一个是时序约束另一个就是逻輯锁定。时序约束是按照你的时序要求去布局布线而逻辑锁定则是指设计者将某个模块或者某个网络指定在器件的某个位置。尽管有时序约束但综合器也不能保证每次都能达到要求;而只有当逻辑锁定后,它能保证被锁定的模块在下一次综合不被改变
事出有因,の前加进来的一个SPI模块一开始是正常的,后来陆续在设计中加了一些模块综合后,居然发现SPI模块工作不正常奇怪的是,在我备份的幾个版本中有几个正常,有几个又不正常而在这个过程中SPI模块从未被修改过。我想一定是综合器在捣鬼后来我在SPI正常的版本上查看chip
plannerΦspi的布局信息,然后将其逻辑锁定再添加新的模块进来,结果发现SPI果然没有受到影响。
Quartus II 11.0不再像6.0版本那样内附仿真模块必须外联仿真软件。
11.填好仿真时间后按右边的Run图标
12.如要对代码进行修改,修改后应Library标签下右键改好的entity选择Recompile,之后仿真才会相应更改