这个一阶电容滤波频率过滤什么频率的信号啊

摘要:带外杂散信号所引起的混疊现象是A/D转换器应用中所面临的关键问题如果没有适当的电容滤波频率处理,这些信号会严重影响数据转换系统的性能指标本文主要討论抗混叠电容滤波频率的原理及其对系统性能的影响。并通过一个一流的高性价比、完备系统范例加以说明利用一个集成开关电容器件实现这一重要功能。本文几乎涵盖了所有与高性能系统设计有关的重要参数和实际问题

产生混叠的来源:这一点在奈奎斯特定理中给絀了说明。奈奎斯特定理指出:时间连续信号转换成离散信号时需要在一个周期内的采样次数多于2次。如果采样次数不够将无法恢复丟失的信息。从图1可以更清晰地看到这一点如果信号每周期采样一次,得到的只是一个直流信号(幅度为任意值)如图1a所示。如果每周期采样两次得到一个方波信号(图1b)。值得注意的是:对输入信号进行每周期2次的采样是一种非常特殊的情况任何时候都要避免这种情况。圖1c所示是以200kHz采样率对190kHz信号进行采样的情况所得信号是一个完好的正弦波,但频率是错误的频率的改变正是由于混叠现象导致的。

图1a. 对囸弦信号进行每周期一次的采样时得到一个幅度为任意值的直流信号。

图1b. 对同一正弦波每周期采样两次得到一个方波,幅度信息丢失

图1c. Fsignal = 190kHz、Fs = 200kHz是欠采样信号,所得结果是混叠现象导致的 图2所示是在频域的表现形式,从图中可以看出频率高于f ≥ fs/2的信号被镜像到fs/2。为了避免这种现象必须保证信号中没有更高的频率成份。因此我们必须了解信号的最高频率,采样频率需要高于这个频率的两倍一种最原始的考虑是从数字域解决这个问题,但这显然是不可取的因为一旦完成信号采样,有些信号混叠到所感兴趣的频段则无法从信号中移除这些频率成份。抗混叠电容滤波频率必须在模拟域进行即在信号采样之前。

图2. 频域中的混叠现象欠采样信号镜像到fs/2。 下一步 — 设计忼混叠电容滤波频率器设计抗混叠电容滤波频率器需要首先确定所希望的电容滤波频率特性(截止频率、过渡带衰减等),然后选择能够满足应用需求的最佳电容滤波频率方案(有时称为电容滤波频率器类型)一般情况下,采用过采样、而且过采样频率越高电容滤波频率器设計越容易。但是过采样需要更高速率的ADC,成本也越高

例如,过采样因子为8时采样频率是最高信号频率的八倍。这在ADC成本和电容滤波頻率器复杂度方面达到了一个较好的折衷假设ADC分辨率为14位,能够提供80dB的信噪比(SNR)采用一半的采样率(这里为信号频率的4倍)时,低通电容滤波频率器需要提供80dB的衰减以确保所有杂散信号经过足够的衰减,不会出现在采样后的信号中这意味着在过渡带内需要提供每倍频程40dB的衰减,需要高阶电容滤波频率器达到这一设计要求7阶巴特沃斯电容滤波频率器能够满足上述要求,但对于具体应用并非最佳选择可针對不同的应用选择不同的电容滤波频率器类型,图3所示为巴特沃斯电容滤波频率器、切比雪夫电容滤波频率器和椭圆电容滤波频率器的频響特性从图中可以看出,它们具有不同的通带、过渡带特性椭圆电容滤波频率器与巴特沃斯电容滤波频率器相比,椭圆电容滤波频率器的过渡带更陡峭但其相频特性较差。应根据具体应用选择电容滤波频率器类型对于普通的数据采集系统,可以选用巴特沃斯电容滤波频率器(或贝塞尔电容滤波频率器)如果对相位精度要求不高的话,也可以选择切比雪夫、甚至椭圆电容滤波频率器

图3. 不同电容滤波频率器频率响应的比较 通用的A/D转换器有:用于中等速率的SAR (逐次逼近) ADC;用于高速到超高速率的闪速ADC;用于低速系统的Σ-Δ ADC。它们都需要抗混叠電容滤波频率器对电容滤波频率器的要求取决于转换速率、所希望的输入带宽,但Σ-Δ ADC比较特殊这种转换技术采用非常高的输入采样率和转换速率,而后续数字电容滤波频率降低了有效吞吐率这会影响分辨率(动态范围)的提高。Σ-Δ ADC对抗混叠电容滤波频率器的要求与输叺采样率和最高信号频率之比有关这种对需求的降低同样也表现在其它过采样数据转换器中,这种情况下可以选用简单的RC电容滤波频率器选用较简单的抗混叠电容滤波频率器会产生较长的传输延时,这为使用闭环控制或多路转换的转换器增加了设计难度

由于模拟电容濾波频率器具有一定的设计难度和较大的公差,而且制造困难特别是对于空间紧凑的产品,许多设计人员不愿意使用模拟电容滤波频率器衡量误差的一个较好准则是假设分离元件容限加倍,这样如果采用标准的商用化电阻器和电容器,将对角频率和过渡带造成很大的誤差解决这一问题的最佳途径是选择集成电容滤波频率器方案,可以从Maxim等公司获得这种芯片

集成电容滤波频率器有两种类型:连续时間电容滤波频率器和开关电容电容滤波频率器,连续时间电容滤波频率器通常需要外部元件调节角频率从而限制了它们的灵活性。开关電容电容滤波频率器可以根据其结构灵活使用一般情况下,可以替代分离或集成连续时间电容滤波频率器

开关电容电容滤波频率器是┅种很早就被人们认可的电容滤波频率器结构,利用当前的硅工艺技术能够可靠集成其工作原理和数学推导如图4所示。工作原理是:在電容器两端的开关控制下电容被充电、放电。这种电荷转移过程产生脉冲电流可以计算其平均电流,当开关频率足够快时该电流等效于流过电阻的电流,可看作是电阻被一个电容所取代电流和间接电阻值取决于两个因素:电容大小和开关频率。开关频率越高、电容徝越大则电流越大,或者说电阻值越小。如果采用这种电容滤波频率器结构频率特性将随着电容尺寸或开关频率的变化而改变。在集成方案中电容值是固定的,电容滤波频率特性受开关频率的控制这种电容滤波频率器的原理如图5所示。

图4. 开关电容原理框图

图5. 利用開关电容技术构成简单的电容滤波频率器 电容滤波频率器的精度取决于各个元件的容限分离方案中,我们只能使用容限不一致的元件洏在集成方案中,可以保证很高的元件一致性(0.1%以内)因此,我们可以很好地控制集成电容滤波频率器的频响特性例如,MAX7490的角频率精度可鉯达到0.2%而采用分离元件则无法达到这一指标。另外集成方案还具有出色的温度特性,温漂系数可以达到10ppm/°C

这里还需要特别指出开关電容方案对信号的采样,它将时间连续信号转换成时间离散信号这意味着我们还要再次考虑混叠问题。值得庆幸的是这种电容滤波频率器的采样速率非常高,通常是100倍的过采样所以,只需采用一个简单的阻容电容滤波频率器系统中另外一个需要考虑的问题是:开关時钟的相位抖动所产生的失真,这与ADC中存在的问题相同图6给出了一个正确信号被错误采样的情况,会导致一定的幅度误差

图6. 欠采样引起的幅度失真 时钟抖动有两种表现形式,如果相位误差是随机的噪声基低将升高;如果抖动是周期性的,失真(THD)将增大抖动是一个时间量,例如:ps峰峰值或RMS为了达到一定的信号纯度,能够容许多大的抖动呢? 参考文献1中指出对于一个16位的系统,1nspp (峰峰值)的时钟抖动会使SNR从98dB降至91dB为了将抖动的影响限制到0.5dB,抖动不能高于400pspp

利用商用化的时钟振荡器可以很容易地满足上述抖动指标的要求,如:SaRonix NTH5抖动只有8psRMS (53pspp)。这種方案的缺陷是限制了信号频率大多数系统中,其它器件(如ADC、?C、等)也需要提供时钟如果这些时钟用其它振荡器产生,这些时钟将不哃步将会引起其它诸多问题。MAX7375或DS1085能够产生多个时钟而且彼此同步,并可提供较好的抖动指标(分别为160ps和300ps)可以达到90dB以上的信号纯度。利鼡这种器件提供时钟的另一个好处是:可编程不同的时钟频率也就是说,可以获得具有软件可编程频率响应特性的模拟电容滤波频率器从而创建一个极其灵活的系统。

图7是基于上述讨论提供的一个数据采集系统方案ADC具有14位分辨率和200ksps采样率(MAX1067系列)。该器件每次转换至少需偠24个时钟抗混叠电容滤波频率器采用了MAX7418-21系列产品,该系列电容滤波频率器提供各种电容滤波频率器类型如贝塞尔、巴特沃斯、椭圆等。角频率设置为1/100 fClk考虑到DSP控制转换器的采样(只需要一个定时器),同一时钟可以用于电容滤波频率器和ADC完全同步。利用DS1085产生时钟能够得箌两路时钟,第二路时钟可用于DSPDS1085通过2线接口编程,当系统工作在不同的采样速率时可以重新设置频率用同一块PCB实现不同的功能。

图7. 数據采样系统原理框图 图7所示电路器件之间协同工作,在成本和复杂程度上都是可以接受的另外一个优势是可编程性,提供了极大的灵活性既简化了设计,也降低了成本

专业文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买专业文档下载特权礼包的其他会员用户可用专业文档下载特权免费下载专业文档。只要带有以下“專业文档”标识的文档便是该类文档

VIP免费文档是特定的一类共享文档,会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档

VIP专享8折文档是特定的一类付费文档,会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档

付费文档是百度文库认证用户/机构上传的专业性文档,需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档

共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档,具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。

我要回帖

更多关于 电容滤波频率 的文章

 

随机推荐