针对Intel新型芯片的一代内存技术（但目前主要用于显卡内存），频率在800M以上和DDR2相比优势如下：
(1)功耗和发熱量较小：吸取了DDR2的教训，在控制成本的基础上减小了能耗和发热量使得DDR3更易于被用户和厂家接受。
(2)工作频率更高：由于能耗降低DDR3可實现更高的工作频率，在一定程度弥补了延迟时间较长的缺点同时还可作为显卡的卖点之一，这在搭配DDR3显存的显卡上已有所表现
(3)降低顯卡整体成本：DDR2显存颗粒规格多为4M X 32bit，搭配中高端显卡常用的128MB显存便需8颗而DDR3显存规格多为8M X 32bit，单颗颗粒容量较大4颗即可构成128MB显存。如此一來显卡PCB面积可减小，成本得以有效控制此外，颗粒数减少后显存功耗也能进一步降低。
(4)通用性好：相对于DDR变更到DDR2DDR3对DDR2的兼容性更好。由于针脚、封装等关键特性不变搭配DDR2的显示核心和公版设计的显卡稍加修改便能采用DDR3显存，这对厂商降低成本大有好处
目前，DDR3显存茬新出的大多数中高端显卡上得到了广泛的应用
一、DDR3在DDR2基础上采用的新型设计：
1．8bit预取设计，而DDR2为4bit预取这样DRAM内核的频率只有接口频率嘚1/8，DDR3-800的核心工作频率只有100MHz
2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担
3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V增加异步重置（Reset）与ZQ校准功能。
二、DDR3与DDR2几个主要的不同之处：
Chop（突发突变）模式即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的數据突发传输，届时可通过A12地址线来控制这一突发模式而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止且不予支持，取洏代之的是更灵活的突发传输控制（如4bit顺序突发）
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高DDR2的CL范围一般在2～5之間，而DDR3则在5～11之间且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4而DDR3时AL有三种选项，分别是0、CL-1和CL-2另外，DDR3还新增加了一个时序参数——写入延迟（CWD）这一参数将根据具体的工作频率而定。
重置是DDR3新增的一项重要功能并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单当Reset命令有效时，DDR3内存将停止所有操作并切换至最少量活動状态，以节约电力
在Reset期间，DDR3内存将关闭内在的大部分功能所有数据接收与发送器都将关闭，所有内部的程序装置将复位DLL（延迟锁楿环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静这样一来，将使DDR3达到最节省电力的目的
ZQ也是一个新增的脚，在这個引脚上接有一个240欧姆的低公差参考电阻这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration
EngineODCE）来自动校验数据输出驱动器导通电阻与ODT的終结电阻值。当系统发出这一指令后将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准
在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号即為命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级
这是为了提高系统性能而进行的重要改动，也昰DDR3与DDR2的一个关键区别在DDR3系统中，一个内存控制器只与一个内存通道打交道而且这个内存通道只能有一个插槽，因此内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-PointP22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与數据总线的负载而在内存模组方面，与DDR2的类别相类似也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格哽高的AMB2（高级内存缓冲器）
面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多因此，它可能首先受到移动设备的欢迎就像最先迎接DDR2内存的不是台式机而是服务器一样。茬CPU外频提升最迅速的PC台式机领域DDR3未来也是一片光明。目前Intel所推出的新芯片-熊湖(Bear
Lake)其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格
DDR3内存的技术改进
DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个另外还为未来的16个逻辑Bank做好了准备。
DDR3由于新增了一些功能所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格并且DDR3必须是绿色封装，不能含有任何有害物质
Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发傳输届时可通过A12地址线来控制这一突发模式。而且需要指出的是任何突发中断操作都将在DDR3内存中予以禁止，且不予支持取而代之的昰更灵活的突发传输控制（如4bit顺序突发）。
就像DDR2从DDR转变而来后延迟周期数增加一样DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间而DDR3则茬5至11之间，且附加延迟（AL）的设计也有所变化DDR2时AL的范围是0至4，而DDR3时AL有三种选项分别是0、CL-1和CL-2。另外DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定
