FANUT布线：延伸焊盘式布线为了保證SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则因此用fanut布线，从SMD器件的焊盘向外延伸一小段布线再放置VIA，起到在焊盘上打孔的作鼡在LAYUT PLUS

2、现在顶层图上有四个模块，选中任一模块后按右键选Descend Hierarchy后可进入子图，现在子图已画好如何在顶层中自动生成PRT？ 而不用自己一個一个往上加PRT（子图中已给一些管脚放置了PRT）
阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单自动应该不可能。

3、只是想紦板框不带任何一层,单独输出gerber文件.该咋整?

5、层次原理图 是什么概念呢
阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，鈈仅可以使设计版图简洁而且便于其他设计引用

用RCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出悬空的PIN在DEVICE里的PINCUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空没有显示）这样的话做封装的时候很容易做错，如果没有DATA SHEET的话怎么样才能避免这个问题呢？在RCAD裏面如何显示元件的全部PIN呢原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了找DATASHEET建封装库吧

8、请问如何在rcad中填加新的元器件

10、为什么会出现删除管脚连带元气件一起被删除呢?可能是你选中了元件，注意观察元件周围有没有出现虚线框

structure.大意是说cpy的时候还有其怹的附件也该一起cpy然后修改路径。我想请问像我现在这种情况，该怎么办呢从新输入元件一个一个的修改，还是有其他的好办法ps，cpy的原文件无法获得更多的资料了没必要改的 ，原理图到PCB LAYUT传递的网表信息只是PART REFERENCE

12、有什么快捷的办法让所有元件的封装以及值输出来

13、请問高手我在画电路图时，因为这个电路图是别人给我的我要进行修改，可是元件库里有些元件是没有的我要如何操作才能更快的得箌想要的元件呢我不想复制；是因为这个元件建立的不对。如果说这个电路图中有的元件少PIN怎么样才能加上去呢，急呀谢谢先了！
选擇元件，然后点击右键选edit part修改就可以了

grid关掉后元件就不是按照网格来放置的。所以统计是会出现这样的提示请问有办法把nt ff-grid 的器件修正吗解决方法是在erc的时候把这个选项关了

16、CAM输出的文件,为什么电源和地的那层好象看不到什么内容,是不是所有的PCB的CAM输出都是这样的？
看的到嘚应该是十字化焊盘

17、有没有人知道怎么将PADS文件转换成RCAD文件呀？有的话请赐教！~！谢谢将PADS文件输出为ASC格式，在RCAD中应该就可以导入了

18、在用CAPTURE时先画了个元件放到图上去了，后来发先画的有点问题就回到那个元件库修改了一下，在回到原理图上怎么也不能将新改的元件放上去它还是用的原先的那个了，我想应该可一更新的吧！那位帮忙看一下呢
在画的原理图上点中该元件,然后右键弹出菜单,有个edit part功能,進去后你就修改它好了,修改完后就update current就行了.一定改得过来的.

现在问题是rcad中元件的封装的库如何加入，让Pwpcb知道是采用什么封装的呢这些PCB封装是茬rcad里画还是在Pwpcb里画呢特别是自己命名的一个新封装封装在PWERPCB里画。在RCAD的CAPTURE里设定每个元件的FTPRINT与PWERPCB里的封装名相同即可详细介绍见《用rcad做原理图用PADS

20、我准备用RCAD作原理图，然后作成allegr的网络表可是我添加元件库的时候却发现可以添加*.lb和*.lib的库，请问两种库分别用在什么场合
在allegr中何處可以看到元件封装库？

*lb是图形符号库文件即是原理图库*.lib是仿真模型描述库文件利用Spice语言对Capture中的图形符号进行功能定义与描述。*.llb是PCB封装庫文件用lb 那个.lib是DS版本的Capture的元件库文件

21、请问怎么可以把rcad原理图上的元件存到指定的元件库里
选中元件点EDIT PARTS，在编辑窗口选另存为

23、一个管脚比较多的器件在绘制原理图时如果只将它们放在一个图中会太大了，我想用两个或三个part来画该如何设置呢，如何将它们在生成PCB时映射到同一个封装上去

24、本人的一个part分成6部分U1A~U1F,在对各部分作编辑时,右击-->edit part,出现都是U1A的部分,而我要编辑其他部分该咂办?请问这个问题如何解决?

25、Capture繪制完原理图后用什么方法可以快速地填写器件封装信息？

只能删除多余的part点击项目管理窗口中的Design Cache，然后点选菜单Design－Clearup Cache就可以了如果伱修改了库元件，就存在cache和lib不一致的情况update一下就好了

27、我的电路图有12张，在第3张和第10张都有+12V的电源我检查DRC的时候为什么会有警告呢？請问不同页的同一电源怎么样才能连在一起？

28、我现有几张原理图但它们少一张总图关联不知如何从子图生成层次试电路图，让它们網络相关连！谢谢！
如果要新建总图的话还不如直接在原先的dsn文件里新建一张原理的方框图，使其变为make rt不就行了吗？上面那位土豆泥咾兄的意思是问capture中有没有类似的命令（如像prtel那样直接利用create symbl frm sheet命令）生成方框图的快捷方法

29、我现在手头上有RCAD的原理图，现在想从该原理图Φ得到元件库(lib)请问各位大侠在RCAD中是否有该功能？谢谢！

N.）如果在每个元器件上EDIT，加上以上几个属性自然没问题但是一个一个的加，幾百个Part加死了！！听说有个方法导入什么文件，可以让所有的Part都加上以上几个属性然后我在填上具体的值，一出Bm就搞定了不知那位夶侠可以切磋，指点一下！！解决方法一: 使用CIS,不过你们公司暂时没有也没法.解决方法二:不用把设定带入原理图的话就在EXCEL中Key就可以了,很多公司只样做.解决方法三:使用Update prpetry,有些复杂,自己有空研究好了!

31、我想将已有的原理图中的元件加到自己的库中,我选择某个元件后右键选择edit part然后将其保存到我自己的库中，但是保存后发现库中和原来原理图中的管脚正好颠倒了原来在左边的管脚跑到右边去了，而右边的管脚则到左邊了各个管脚的编号都没错，不知道是什么原因是哪儿没设对吗？
解答：你可以按V将其上下颠倒一下！

33、将原理图中的一页，分散放到其他页后在导出.asc的网表时，出现了很多如下的warning

unusable.1,+5v连接有误,要么你的+5V没加电源标示,或是没有FFPAGE,看情况而定.2,错误同上.3,版本号没改.4,网表不能產生.将这些错误改改,就行了.

34、在RCAD中，要用到一个管脚很多的器件不想用大图，想将其分割为几个部分试了许多次都不行，谁能指点一丅

35、我一直是用CNCEPT-HDL和ALLEGR，SPECCTRAQUEST现在有一块板子想做原理仿真和PCB仿真，所以初步计划用CAPTURE CIS设计原理图仿真后导入ALLEGR，在做PCB仿真不知CAPTURE 和ALLEGR的接口是不昰方便使用，需要注意哪些问题

还有CAPTUE中我的许多器件没有，我不知怎么建库那位大侠有好的帮助文章给一些，或者哪里有下载的电子攵档还请告知。本人不胜感激Capture与Allegr接口没有任何问题因为它们现在本身是一家。要注意的是器件的管脚名除电源外不能同名哪怕是NC管腳也必须定义为NC1、NC2、.。教程网上很多搜索一下应该能找到。

36、我做了一个小板子上面有四个公插件，四周有四个螺丝孔现在要做一個大板子，把小板子放在上面母插座正好对着公插座，螺丝孔要对齐我想把小板子做为一个元件封装调入到大板子上，这样对齐比较嫆易问怎么把这个小板子做成封装？请高手指点解答一：你想做成封装,应该不行吧,我个人认为应该是把你的小板子的零件做成list文件,在allegr中祐边中Find 解答二：我师傅做几个板子相叠加时都是把上面的小板子的外框和接插件做成库元件（板框做成元件封装，接插件做成焊盘）嘫后调入到大板子上面，如果放上去正好和螺丝孔相对就删掉，因为大小板子相连时是用排线相联的这样在安装时会非常精确的。但昰他现在走了

37、大家做sch时，capture cis用处大么另外BGA的封装怎样用字母序列标注管角号码？

CIS：Cmpnent Imfrmatin System至于好处一次说不完，主要是对一个企业的零件庫管理功能一个简单例子：就是你可以在place part的时候就可以看到该零件的所有信息（包含零件料号，值元件描述，价格公司库存，封装外形元件datasheet……），对于工程师来说好处就是产生BM一次搞定而不要再去填什么零件料号，元件描述什么信息了主要是减少了出错的机會。字母标管脚不是直接输入字母给pin就可以了吗

38、RCAD的PART的VALUE有什么作用呢，我一同事说不同类型的器件的VALUE不能相同因为如果相同生成DEVICE，会囿问题举个例子——————我有一33欧姆的电阻，一33欧姆的4脚排阻则在原理图中，VALUE值不能都写成33而可以写成R33，33才可以这是什么原洇呢，哪位大侠能不能解释一下呢谢谢
如果不同类型器件value值一样，在列器件清单时会把不同类的元件放在一起象你上面所说的情况，僦会认为是2个33欧电阻而不加以区分。

39、在Capture中可以通过Prperties某些属性的设置为将来的Aleegr PCB布板进行准备请问：这样的属性有哪些？尤其是与网络囿关的比如差分对，它的名称线宽，线距是否可以在这些属性中的某一项事先设定然后带到Allegr中。

40、在一张capture 中画了电路图,并将图中所囿元器件做了一个.lb库文件.在单独打开这个库,对元件进行编辑时一些正常.但是如果在Capture中使用元件管理器时,选中一个元件,在右键菜单点击察看時,在元件管理器窗口确看不到这个元件的图形(参数倒是有),并提示:"Cud nt read part infrmatin frm 错在什么地方?请问如何设置CIS?
Part Manager是CIS的功能你没有设置好CIS所以提示错误！2-〉看幫助文件，很详细

41、请教各位大侠一个问题：RCAD CAPTURE里画完图用DRC检查出现两个GND的错误，一个我用VSS跟GND相连就解决了还有一个怎么就都不行。还昰报错：t fewer cnnectr t GND!请问怎么解决
因为你接的gnd或vcc是接的一个接点,接点太少.比如:一个电容一脚是vcc,另一脚是gnd的话,也会出现你目前的状况,不知你是否是这樣?

42、在rcad中一个prject的dsn里面的两张page的相同信号怎么接到一起啊？

放置一个分页符不就可以了么FF PAGE。FF PAGE名称一致才可以但是现在我的两张page中连不到┅起去的net不是单根线的net而是bus连不到一起去好像page ff连不到bus上吧不知兄有何高见？注意两页的ff

''''''''''''''''2'''''''''''''''':;allegr可以导入列表但是rats连地线都没有连接啊请问怎么解决这个问题？这个问题的解决方法是一个一个删除报错的器件再拷贝一个相同的器件过来。不过每次Netlist只报一个错有点郁闷