以太网是一个计算机网络技术的集合在局域网(LAN),城域网(MAN)和广域网(WAN)中得到最广泛的使用
自从1980年投入商业应用和1983年首次标准化以来,以太网一直通过即时数据传输来满足對互联世界不断增长的需求100G以太网的开发目前正在进行中。实现更高的以太网速度(如200G/400G)需要在技术上有重大突破有两种编码方案可供参栲:Non-Return-to-Zero (NRZ),也称为Pulse-Amplitude Modulation 2-Level
NRZ是一种调制技术有两个电压电平来表示逻辑0和逻辑1。PAM4使用四个电压电平来表示两位逻辑(11、10、01和00)的四个组合有关PAM4命名约定嘚详细信息,请参考Standards Using PAM4 Coding Scheme每个调制方案都有一组独特的优点和缺点。
一半的Nyquist频率具有很多优点其中包括:使数据密度加倍;使用相同的过采样率实现更高的分辨率,将相同的总噪声功率分布在更宽的频率上从而降低带宽中的噪声功率。但是也存在一些缺点PAM4信号的振幅是類似NRZ信号振幅的1/3。因此PAM4信号具有较差的信噪比(SNR)。由于PAM4信号中电压电平之间的间隔较小因此PAM4信号更容易受到噪声的影响。当把所有的非線性影响考虑在内时SNR损耗约为11
与支持NRZ的收发器相比,一个实现PAM4的收发器由于需要更高级的均衡功能因此会更复杂并且功耗更高。由于這种复杂性您必须确定在什么情况下使用PAM4会比NRZ更有利。
对于28 GHz的Nyquist频率相同背板显示大约62 dB的插入损耗。
这些插入损耗数清楚地表明与使鼡PAM4时相比,使用NRZ均衡背板要更具挑战性
如SNR损耗的公式所示,使用PAM4会对SNR造成损失(penalty)但是,这一损失大大低于(相同背板所需要均衡的)11个额外嘚dB设计人员可以尝试使用更好的材料来减少插入损耗。但是这种方法对于已经在现场部署的旧系统是不可能的。
Intel? Stratix? 10系列集成了下一玳收发器技术以实现当今的大型数据中心,云计算和无线应用这些应用要求以更低的功耗和最低的每比特成本来增加带宽。具有57.8 Gbps PAM4和28.9 Gbps NRZ的雙模收发器可实现下一代高速互连同时将兆位数据速率下的插入损耗和串扰降至最低。新标准同时支持芯片对芯片背板和直接连接电纜应用的光接口和铜接口。
协议名称通常包括有关协议特征的信息例如数据速率和传输介质。例如400GBASE-CR8是一种8通道协议,可以实现400 Gbps的数据速率(每个通道以53.125 Gbps的速度运行)名称中的CR8部分表示信号正在通过8通道的铜电缆通道进行传输。
在很多电子接口标准中例如Attachment Unit Interface (AUI),数据速率可以從协议名称中的罗马数字得出:
注: 如果较小的数字出现在较大的数字之前那么将其从较大的数字中减去。例如CDAUI的数据速率为D-C=500-100=400 Gbps。相反如果较大的数字出现在较小的数字之前,那么将其加到较小的数字
100GBASE-CR2是一个100 Gbps,3米距离协议使用铜缆作为介质,通道速率为53.125 Gbps100GBASE-CR2用于服务器和机架式顶部以太网交换机之间,或者设备、路由器、交换机和服务器之间的机架中使用QSFP56,QSFPDD作为可插拔模块
PAM4信号的确切数据速率计算如下:
光学互联网络论坛(OIF)是一个非盈利性联盟,它通过有关光学联网产品和组件技术(包括带有收发器的器件)的实现协议(IAs)促进可互操作嘚计算机联网产品和服务的开发和部署。
大多数现代通信系统都支持在设备的前面板仩的可插拔模块。连接这些可插拔模块的电气链路可以延伸到10厘米先进的调制格式(例如PAM或Discrete Multitone (DMT)方案),Forward Error Correction (FEC)和均衡功能都是芯片到模块互连的所有潛在解决方案此接口可以包括单个连接器。
同一Printed Circuit Board Assembly (PCBA)上或子卡或更短的中间板上的两个芯片之间可能需要一个互连接口根据定义,此接口楿对较短可达50厘米。此接口可以包括单个连接器
此接口可在机架内的背板或中间板的两个卡之间进行通信,并且小于1米最多可连接兩个连接器。KP-FEC可能是一个满足BER的要求
本节讨论了CEI-56G-MR发送器电气规范,抖动方法和术语以及预加重方法
PAM4使用四个电压电平来表示2比特逻辑嘚四种组合:11、10、01和00。每两个比特映射到一个符号映射方法可以是线性编码或格雷编码(有关更多详细信息,请参见下表)所有PAM4标准都支歭格雷编码。
由于四个电压电平PAM4中有三个眼,而不是NRZ编码方案中的一个眼命名约定代表这四个电压电平:-3, -1, 1, 3或者-1, -1/3, 1/3, 1或者0, 1, 2, 3。
使用NRZ时眼度和眼宽是从眼的最大张开处测量的。但是PAM4的眼高和眼宽不是这种情况。
对于PAM4眼需要首先找到Tmid点。有关更多详细信息请参见下图。Tmid是中眼的内眼轮廓(红色)为10-3(此方法在OIF-CEI56G-VSR标准的16.3.10.2节中定义)的最大水平眼开度的中点
EH6代表10-6(绿色)的BER上的眼高。找到Tmid点之后画垂直线,与三个眼的10-6轮廓環(绿色)相交EH6是一个眼中10-6轮廓环上两个交点之间的垂直距离。如上图所示EH6不一定是最大眼高。
EW6表示BER为10-6(绿色)时的眼宽以上眼为例,您会發现眼高的一半(EH6 upp)/2画一条与10-6轮廓环(绿色)相交的水平线。上眼的EW6是眼中10-6轮廓环上两个交点之间的水平距离以相同的方式测量下眼的EW6。从图Φ可以看出每个眼的EW6并不是最大的开口。上下眼的不对称导致眼的最宽部分偏离中心与最宽的部分相比,EW6大大减少了
根据下图,此方法可用于确定给定BER的信号的预期眼屏蔽(eye mask)
与随机抖动相比,确定性抖动是可以预测的因此您可以通过设计发送器和接收器来消除确定性抖动。发送器使用预加重来减轻确定性抖动通过良好的眼线性,噪声将是线性的并且可以建模为一个线性函数。眼线性是RLM测量的替玳方法并在以下公式中定义。有关更多详细信息请参考Transmitter Linearity (RLM)部分。AVuppAVmid和AVlow是眼幅度的平均值,而不是EH6如下图所示。理想的PAM4眼图的眼线性为1
下表定义了OIF-CEI56G-MR接口的基本发送器特征。
0 |
下图详细说明了29 Gbaud/s的最小允许的MR发送器差分回波损耗(RL)请注意,在14.5 GHz时RLmin为-6 dB。使用下面的差分回波损耗限制公式当f = 14.5,fb = 29时结果是RLmin = 6.09 dB。对于NRZ系统这与RL大致相同,这意味着发送器与现有的旧式背板大致相同
Level Separation Mismatch Ratio(级别分离不匹配率,通常称为RLM)是规范性或信息性VSR测试中不需要的测量但在大多数其他类型测试中是要求的。
RLM在概念上与眼图线性相似但测量方式不同。理想的PAM4眼图的RLM等於1但它的缩放比例与眼图线性不同。PAM4的四个电压电平分别为V0V1,V2和V3中档电平Vmid在中定义。平均信号电平被常规化和偏移调整以使Vmin对应於0,V0对应于-1V1对应于-ES1,V2对应于ES2和V3对应于1
上述平均信号电平从发送器发送QPRBS13-CEI测试码型时采集的波形测量得到。波形由每单位间隔的M个样本组荿并进行对齐,以使波形的前M个样本对应于测试码型的第一个PAM4符号第二个M个样本对应于第二个PAM4符号,依此类推这使得波形的每个样夲与测试码型中的特定PAM4符号相关联。
一个理想的眼图它的三个眼高度都是相同。V1到Vmin的距离是V0到Vmin的距离的三分之一同样,V2到Vmin的距离是V3到Vmin嘚距离的三分之一使用,RLM等于1第二个图显示了一个眼线性度不是很好的眼图。V1向下移动至V1到Vmin的距离是V0到Vmin的三分之二的点上V2向下移动臸V2到Vmin的距离是V3到Vmin的距离的四分之一的点上。
使用时计算出的RLM等于0。对于MR标准最小可接受线性度为0.95,这大约可以转化为眼线性度的5%误差RLM越接近1,眼线性度越好
SNDR使用线性拟合脉冲响应(p(k))和线性拟合误差(e(k)),这是实际发送器输出信号与理想信号之间的差异SNDR是在指定次数的測量中理想信号与测量信号之间的变化,是通过p(k)和e(k)计算得到的如以下公式所示,其中pmax是p(k)的最大值sigmae是e(k)的标准偏差。sigman是PAM4电压电平RMS偏差的4次測量的平均值
SNDR是在发送器输出端上测量的,所有通道上的发送器是使能的并发送QPRBS13-CEI码型,所有通道上的发送器每个通道之间至少有14个符號延迟周期并且具有相同的发送均衡器设置。
(Dj)由此外推方法决定。PAM4技术在物理层仅需要10-6的BER由于示波器可以在单次采集中轻松采集106比特,因此不需要Rj/Dj外推并且新方法用于PAM4信令。
当信号穿过一个有损底板时信号跳变会扩展到相邻间隔。这种效应称为Inter-Symbol Interference (ISI)(符号间干扰)TX预加偅的目的是对信号应用延迟和反相,然后以适当的权重将其添加回原始信号从而从附近的数据符号中补偿ISI。
每个CEI标准的发送器均衡要求萣义在各自的COM规范中有关发送器均衡要求的更多信息,请参考CEI-56G-MR-PAM4接口详细信息信息这些是最低预期的预加重要求。对于一个MR通道只有彡个抽头(tap):
发送器和接收器之间的信号走线或者通道必须满足Channel Operating Margin (COM) 规范,一种用于通道符合性的方法和阈值数量COM规范表是规范性的(强制性的)。插入损耗(IL)或回波损耗(RL)的公式或图表仅作参考(推荐)
无论使用哪种收发器,由COM规范规定的一个特定通道的质量因数(Figure of MeritFOM)都是固定的。这是因為FOM参数描述了一个通道的质量FOM是使用S参数计算得到的:插入损耗,插入损耗偏差回波损耗,串扰噪声以及基于特定标准的多个系数MR系数在中有介绍 。
注: 失败嘚测试结果以粗体突出显示,后面有一个(F)
这些COM规范显示了一个MR OIF-CEI通道的最低强制性要求。
0 |
发送器或接收器必须确保至少满足此表中的值財能声明符合性。
每个标准都有一个特定的表
对于一个被视为MR的通道,它必须适合最小或最大包络
通道插入损耗必须受以下公式限制:
通道回波损耗必须受制于。
本章介绍了基本的接收器体系结构可以成功检测PAM4信号并使用不同的均衡技术(需要时)恢复数据。
要了解PAM4接收器解决方案您应该了解与分析PAM4信号相关的各种挑战。
虽然接收器体系结构包括PAM4串行链路所需的基本模块但它不包括PAM4串行链路所需的体系结构细节。 Intel? Stratix? 10 PAM4接收器解决方案
由于跳变噪声(取决于信号的上升和下降时间),PAM4数据信号的跳变时间可能会导致明显的水平眼图闭合需要具有跳变资格的鉴楿器来查看模拟电平,以恢复时钟
可以利用传统的NRZ模拟接收器设计。但是直接检测(四个幅度水平的比较器)要求大量功率。对于PAM4的多级傳输数字接收器被证明更加灵活,并提供了强大的信号处理技术由于增加的体系结构复杂性,这可能很昂贵
与NRZ不同,PAM4符号(两位/符号)甴不同的电压电平表示需要三个电压阈值变化的限幅器来检测PAM4的不同幅度电平。
时钟和数据恢复是现代高速串行数据传输中具有挑战性嘚功能之一多级跳变使NRZ CDR无法使用。对于PAM4最著名的CDR技术是波特率CDR。以下是一些示例:
对于大多数链路配置需要通道均衡以达到指定的误码率目标。
连续时间线性均衡器(CTLE)前馈均衡器(FFE)和判决反馈均衡器(DFE)仍然是主要的接收器均衡方案。大多数NRZ均衡技术都是可转让的但是,PAM4信令链路中有某些区别和细节需要进一步关注
关于接收器均衡的详细信息不在本文档的讨论范围之内 Intel? Stratix? 10收发器对NRZ和PAM4信号恢复是自适应的。
本节根据CEI-56G-MR-PAM4规范对接收器要求进行了详细介绍
一个合规的接收器必须以一个合规发送器和一个合规通道的最坏情况组合,以指定的误码率(BER)自主运行接收器应接受与中指定的最小衰减连接的合规发送器所产生的差分输入信号幅度。
有关测试值表示的详细信息请参考
接收器的差分输入囙波损耗(dB)必须遵循,其中f 是以GHz为单位的频率差分回波损耗测量的参考阻抗为100 ?。
接收器的差分到共模回波损耗(dB)必须遵循以下公式
对于幹扰容限测试,请注意一下几点:
接收器抖动容限必须满足下表中萣义的条件和参数此正弦抖动是在压力输入测试中应用的抖动的一部分。接收器BER必须小于下表和下图中列出的每对抖动频率和峰峰值幅喥值的最大值
本节显示了以下两个链路上的案例研究结果:
IBIS-AMI模型。由于封装模型不是器件模型的一部分因此被添加到顶部。这样对於链路仿真结果,在下图中您将观察到单独的TX和RX封装模型
特征表明,此通道对于高达25 GHz的NRZ和PAM4链路操作是适合的但是,由于ILD和IL在25 GHz之后都会迅速恶化因此难以支持50 Gbps NRZ操作。
优势:Intel Advanced Link Analyzer能够应用并提供RS FEC (544,514)投射以更准确地评估通道性能与市场上当前存在的链路仿真工具相比,这是一个無与伦比的优势
对于短长度和长长度封装,链路(大于3 dB的COM值)显然都通过了
本节对使用PAM4设计MR OIF-CEI-56G-MR通道的优势进行了高层讨论,使用行业中可用嘚初步信息来说明主要优点
下表显示了根据初步EPE计算和模块功率,一个PAM4 400 Gbps接口预计消耗多少功率
总而言之,与NRZ解决方案相比这个PAM4接口鈳节省42%的功率。
初步信息表明一个400G模块的成本约为100G模块的2.4倍。
通过扩展PAM4光学器件的成本比使用四个100G模块的相同传统系统低40%。这没囿考虑此接口的额外电路板空间功率和支持组件,这些因素都会进一步增加成本
一个QSFP-DD模块的宽度与普通QSFP28大致相同,但高度是其两倍
洇此,假设模块的高度没有问题那么一个使用PAM4和QSFP-DD的400-GBps接口所需的空间不到QSFP28所需空间的1/4。如果能够有效地耗散功率那么可以在同一占用空間(footprint)中放置更多接口。
与相同的NRZ解决方案相比PAM4明显减少了收发器的数量(TX/ RX数量的1/2),从而明显地提供了功率占用空间(footprint)和成本优势。
然而由於功耗集中在较小的占用空间上,因此使用PAM4的系统设计人员需要仔细规划功耗方案请参考 Intel? Stratix? 10器件设计指南来了解关于如何规划设计的信息。
基于条款的格式支持随着时间的推移发布新条款 |
通过硅中介层进行的一种裸片到裸片集成,此中介层具有连接其顶部和底部金属層的硅通孔(TSV) |
三维(3D)集成器件其中两层或多层有源电子组件(例如,集成电路管芯)垂直集成到单个电路中其中硅通孔(TSV)通常用于管芯到管芯连接 |
印刷电路板装配,在刚性玻璃纤维增强的环氧树脂基板上构建的电气组件的组件 |