计算机组成原理，图中画箭头的地方，这个递推式是怎么来的呢？

来源：蜘蛛抓取(WebSpider) 时间：2022-09-19 06:13 标签： 计算机原理图

3. 执行周期数据流 4 . 中断周期数据流 不同指令的执行周期数据流不同 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC 存储器 8.2 8.3 指 令 流 水 一、如何提高机器速度 1. 提高访存速度 2. 提高 I/O 和主机之间的传送速度 提高整机处理能力 高速芯片 Cache 多体并行 I/O 处理机 DMA 多总线 通道 高速器件 改进系统结构 ，开发系统的并行性 中断 3. 提高运算器速度 高速芯片 改进算法 快速进位链 二、系统的并行性 时间上互相重叠 2. 并行性的等级 指令级（指令之间） 　　　（指令内部） 过程级（程序、进程） 两个或两个以上事件在 同一时刻 发生 两个或两个以上事件在 同一时间段 发生 并行 1. 并行的概念 粗粒度 软件实现 细粒度 硬件实现 并发 同时 8.3 取指令 3 执行指令 3 三、指令流水原理 2. 指令的二级流水 1. 指令的串行执行 取指令 取指令部件 完成 总有一个部件 空闲 指令预取 若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍 … 执行指令 执行指令部件 完成 取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 取指令 2 执行指令 2 取指令 1 执行指令 1 8.3 必须等 上条 指令执行结束，才能确定 下条 指令的地址， 造成时间损失 3. 影响指令流水效率加倍的因素 (1) 执行时间 > 取指时间 (2) 条件转移指令 对指令流水的影响 解决办法 ？ 取指令 部件 指令部件 缓冲区 执行指令 部件 猜测法 8.3 4. 指令的六级流水 六级流水 14 个时间单位 串行执行 6 × 9 ＝ 54　个时间单位 完成 一条指令 6 个时间单位 CO FO EI 使指令流水出现停顿，影响流水线效率 解决办法 ? 停顿 ? 指令存储器和数据存储器分开 ? 指令预取技术 （适用于访存周期短的情况） 2. 数据相关 不同指令因重叠操作，可能改变操作数的 读/写 访问顺序 采用 旁路技术 解决办法 8.3 写后读相关（RAW） SUB R1，R2，R3 ADD R4，R5，R1 ；（R2） （R3） R1 ；（R5）+（R1） R4 读后写相关（WAR）

定点运算器的组成和结构

针对每一种算术运算，都必须有一个相对应的基本硬件配置，其核心部件是加法器和寄

存器。当需完成逻辑运算时，势必需要配置相应的逻辑电路，

运算又能完成逻辑运算的部件。

路作哪一种算术运算或哪一种逻辑运算；

电路已制成集成电路芯片，如

是能完成四位二进制代码的算逻运算

是一种功能较强的组合逻辑电路。

它能进行多种算术运算和逻辑运算。

本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数

随着操作数位数的增加，

电路中进位的速度对运算时间的影响也越大，

度，本节将通过对进位过程的分析设计快速进位链

定点运算器的组成和结构

针对每一种算术运算，都必须有一个相对应的基本硬件配置，其核心部件是加法器和寄

存器。当需完成逻辑运算时，势必需要配置相应的逻辑电路，

运算又能完成逻辑运算的部件。

路作哪一种算术运算或哪一种逻辑运算；

电路已制成集成电路芯片，如

是能完成四位二进制代码的算逻运算

是一种功能较强的组合逻辑电路。

它能进行多种算术运算和逻辑运算。

本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数

随着操作数位数的增加，

电路中进位的速度对运算时间的影响也越大，

度，本节将通过对进位过程的分析设计快速进位链

我要回帖

更多关于 计算机原理图 的文章

 

随机推荐