怎样理解EMC电路
怎样理解EMC电路
电磁兼容设计通常要运用各项控制技术，一般来说，越接近EMI源，实现EM控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源，因此，如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。在考虑EMI控制时，设计工程师及PCB板级设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的：工艺技术(例如CMOS、ECI、刀1)等都对
电磁兼容设计通常要运用各项控制技术，一般来说，越接近EMI源，实现EM控制所需的成本就越小。PCB上的集成电路芯片是EMI最主要的能量来源，因此，如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。在考虑EMI控制时，设计工程师及PCB板级设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的：工艺技术(例如CMOS、ECI、刀1)等都对电磁干：扰有很大的影响。下面将着重探讨IC对EMI控制的影响。
&&& 1．集成电路EMl来源PCB中集成电路EMI的来源主要有：数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率导致的EMl2 信号电压和信号电流电场和磁场芯片自身的电容和电感等。集成电路芯片输出端产生的方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间(而不是信号频率)的函数。计算EMI发射带宽的公式为： f＝0．35／Tr式中，厂是频率，单位是GHz；7r是信号上升时间或者下降时间，单位为ns。从、L：述么：式中可以看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果汇的—上升时间为5肋Fs，那么该电路的最高EMI发射频率将高达700MHz。电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，因此，信号源位于PCB板的汇内部，而负载位于其他的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注汇；芭片自身的电容和电感，同样需要重视PCB上存在的电容和电感。&&& 当信号电压与信号回路之间的锅合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；电路中的电流也存在同样的情况，如果电流同返回路径之间锅合不；佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。这充分说明，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似。正如同PCB设计的情况，IC封装设计将极大地影响EMI。电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当汇的输出级发：跳变并驱动相连的PCB线为逻辑“高”时，汇芯片将从电源中吸纳电流，提供输出级月需的能量。对于IC不断转换所产生的超高频电流而言，电源总线姑子PCB上的去辊网络止于汇的输出级。如果输出级的信号上升时间为1．0ns，那么IC要在1．0ns这么短的时P内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源j线路径上的申。感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：式中，L是电流传输路径上电感的值；dj表示信号上升时间间隔内电流的变化；dz表示d流的传输时间(信号的上升时间)的变化。由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上于时间也在一定程度上取决于汇的工艺技术，因此选择合适的汇就可以在很大程度上控伟上述公式中提到的三个要素。封装特征在电磁干扰控制中的作用&&& IC封装通常包括硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型64PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接小型PCB实现硅基芯片上的信号和电源与汇封装上的对应管脚之间的连接，这样就实到了硅基芯片上信号和电源节点的对外延伸。因此，该汇的电源和信号的传输路径包括馅基芯片、与小型PCB之间的连线、PCB走线以及汇封装的输入和输出管脚。对电容和宅感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏，某些设计特征将直接影响整个IC芯片封装的电容和电感。先看硅基芯片与内部小电路板之间的连接方式。许多的汇芯片都采用绑定线来实颈硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细6t电线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CU)相近‘芯片本身是一种硅基器件，其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有相大的差别。如：果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么在一段相对较短的时间之后，IC封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式，它可以承受较大负荷的弯曲变形而不容易断裂。&&& 采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接联结在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的热膨胀系数。而选择这种材料将导致汇芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在：并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。
型号/产品名
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司常用芯片的封装形式，及一些容易混淆的概念
刚接触这个行业，下面是我整理的最近常用的一些芯片封装形式。
=================================================================
XTR115/116
Pitch:1.27mm
Pitch: 1.27mm
Max3232ESE
Pitch: 1.27mm
AT89C2051-24SI
Pitch: &0.65mm
TPS7A4901DGNT,
mcp9801, MCP4821, INA333
Pitch: 0.635mm
Pitch: 0.50mm
Pitch: 0.65mm
=================================================================
Pitch: 0.8mm
pic24fj48GA004
Pitch: 0.5mm
MSP430F149
Pitch:& 0.8mm
=================================================================
Pitch: 0.50mm
pic24fj32GA002,& C
Pitch: 0.5mm
pic24fj48GA004
Pitch: 0.95m
Pitch: 0.95mm
====================================================================
Pitch: 1.14mm
LM317L, LM385
=====================================================================
SMBDO214AA
SMA (DO214AC):
======================================================================
080580x50mil
SOIC/SOP一般被当作同义词，维基里放在一个条目里，都是1.27mm脚距，因此排版时焊盘是一样的。
?各种SOP区别:
引脚中心距1.27mm
引脚中心距小于1.27mm
也称为SSOP；
装配高度不到1.27mm
低装配高度，小脚距
比TSSOP更小的SOP,&引脚中心距小于1.27mm,&比TSSOP-8&要更薄，并且长度方向上小的多（管脚短）
?QFN是什么:
比QFP还要小，低，散热好，但焊接不易，管脚数量不能太高。
TO92A TO92B
MSOP (mini SOP):&
引脚距小于1.27mm,
引脚距常和TSSOP一样，但是芯片长宽经常和TSSOP有点区别。
比较过一次，发现MSOP-8
要更薄，并且长度方向上小的多（管脚短）。　
和 QFN关系
DFN和QFN十分接近，但只有两边有管脚。
？QFP, LQFP, TQFP区别
QFP, pitch 0.4mm1.0mm
QFP, LQFP,
TQFPLQFPLQFP441.4mm, TQFP441.2mm.
QFN“底面即焊端”，底下有个散热盘。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。LED芯片设计及封装设计成果概览
LED芯片设计及封装设计成果概览
&&& 近年来，随着led生产技术发展一日千里，令其发光亮度提高和寿命延长，加上生产成本大幅降低，迅速扩大了LED应用市场，如消费产品、讯号系统及一般照明等，于是其全球市场规模快速成长。2003年全球LED市场约44。8亿美元(高亮度LED市场约27亿美元)，较2002年成长17。3%(高亮度LED市场成长47%)，乘着手机市场继续增长之势，预测2004年仍有14。0
&&& 近年来，随着led生产技术发展一日千里，令其发光亮度提高和寿命延长，加上生产成本大幅降低，迅速扩大了LED应用市场，如消费产品、讯号系统及一般照明等，于是其全球市场规模快速成长。2003年全球LED市场约44。8亿美元(高亮度LED市场约27亿美元)，较2002年成长17。3%(高亮度LED市场成长47%)，乘着手机市场继续增长之势，预测2004年仍有14。0%的成长幅度可期。
　　目前手机、数字相机、PDA等背光源所使用之白光LED采用蓝光单芯片加YAG萤光而成。随着手机闪光灯、大中尺寸(NB、LCD-TV等)显示屏光源模块以至特殊用途照明系统之应用逐渐增多。末来再扩展至用于一般照明系统设备，采用白光LED技术之大功率(HighPower)LED市场将陆续显现。在技术方面，现时遇到最大挑战是提升及保持亮度，若再增强其散热能力，市场之发展深具潜力。
　　ASM在研发及生产自动化光电组件封装设备上拥有超过二十年经验，业界现行有很多种提升LED亮度方法，无论从芯片及封装设计层面，至封装工艺都以提升散热能力和增加发光效率为目标。在本文中，就LED封装工艺的最新发展和成果作概括介绍及讨论。
　　芯片设计
　　从芯片的演变历程中发现，各大LED生产商在上游外延技术上不断改进，如利用不同的电极设计控制电流密度，利用ITO薄膜技术令通过LED的电流能平均分布等，使LED芯片在结构上都尽可能产生最多的光子。再运用各种不同方法去抽出LED发出的每一粒光子，如生产不同外形的芯片;利用芯片周边有效地控制光折射度提高LED取光效率，研制扩大单一芯片表面尺寸(&2mm2)增加发光面积，更有利用粗糙的表面增加光线的透出等等。有一些高亮度LED芯片上p-n两个电极的位置相距拉近，令芯片发光效率及散热能力提高。而最近已有大功率LED的生产，就是利用新改良的激光溶解(Laserlift-off)及金属黏合技术(metalbonding)，将LED外延晶圆从GaAs或GaN长晶基板移走，并黏合到另一金属基板上或其它具有高反射性及高热传导性的物质上面，帮助大功率LED提高取光效率及散热能力。
　　封装设计
　　经过多年的发展，垂直LED灯(φ3mm、φ5mm)和SMD灯(表面贴装LED)已演变成一种标准产品模式。但随着芯片的发展及需要，开拓出切合大功率的封装产品设计，为了利用自动化组装技术降低制造成本，大功率的SMD灯亦应运而生。而且，在可携式消费产品市场急速的带动下，大功率LED封装体积设计也越小越薄以提供更阔的产品设计空间。
　　为了保持成品在封装后的光亮度，新改良的大功率SMD器件内加有杯形反射面，有助把全部的光线能一致地反射出封装外以增加输出流明。而盖住LED上圆形的光学透镜，用料上更改用以Silicone封胶，代替以往在环氧树脂(Epoxy)，使封装能保持一定的耐用性。
　　封装工艺及方案
　　半导体封装之主要目的是为了确保半导体芯片和下层电路间之正确电气和机械性的互相接续，及保护芯片不让其受到机械、热、潮湿及其它种种的外来冲击。选择封装方法、材料和运用机台时，须考虑到LED外延的外形、电气/机械特性和固晶精度等因素。因LED有其光学特性，封装时也须考虑和确保其在光学特性上能够满足。
　　无论是垂直LED或SMD封装，都必须选择一部高精度的固晶机，因LED芯片放入封装的位置精准与否是直接影响整件封装器件发光效能。如图1示，若芯片在反射杯内的位置有所偏差，光线未能完全反射出来，影响成品的光亮度。但若一部固晶机拥有先进的预先图像辨识系统(PRSystem)，尽管品质参差的引线框架，仍能精准地焊接于反射杯内预定之位置上。
　　一般低功率LED器件(如指示设备和手机键盘的照明)主要是以银浆固晶，但由于银浆本身不能抵受高温，在提升亮度的同时，发热现象也会产生，因而影响产品。要获得高品质高功率的LED，新的固晶工艺随之而发展出来，其中一种就是利用共晶焊接技术，先将芯片焊接于一散热基板(soubmount)或热沉(heatsink)上，然后把整件芯片连散热基板再焊接于封装器件上，这样就可增强器件散热能力，令发光功率相对地增加。至于基板材料方面，硅(Silicon)、铜(Copper)及陶瓷(Ceramic)等都是一般常用的散热基板物料。
　　共晶焊接
　　技术最关键是共晶材料的选择及焊接温度的控制。新一代的InGaN高亮度LED，如采用共晶焊接，芯片底部可以采用纯锡(Sn)或金锡(Au-Sn)合金作接触面镀层，芯片可焊接于镀有金或银的基板上。当基板被加热至适合的共晶温度时(图5)，金或银元素渗透到金锡合金层，合金层成份的改变提高溶点，令共晶层固化并将LED紧固的焊于热沉或基板上(图6)。选择共晶温度视乎芯片、基板及器件材料耐热程度及往后SMT回焊制程时的温度要求。考虑共晶固晶机台时，除高位置精度外，另一重要条件就是有灵活而且稳定的温度控制，加有氮气或混合气体装置，有助于在共晶过程中作防氧化保护。当然和银浆固晶一样，要达至高精度的固晶，有赖于严谨的机械设计及高精度的马达运动，才能令焊头运动和焊力控制恰到好处之余，亦无损高产能及高良品率的要求。
　　进行共晶焊接工艺时亦可加入助焊剂，这技术最大的特点是无须额外附加焊力，故此不会因固晶焊力过大而令过多的共晶合金溢出，减低LED产生短路的机会。
　　覆晶(FlipChip)焊接
　　覆晶焊接近年被积极地运用于大功率LED制程中，覆晶方法把GaNLED芯片倒接合于散热基板上，因没有了金线焊垫阻碍，对提高亮度有一定的帮助。因为电流流通的距离缩短，电阻减低，所以热的产生也相对降低。同时这样的接合亦能有效地将热转至下一层的散热基板再转到器件外面去。当此工艺被应用在SMDLED，不但提高光输出，更可以使产品整体面积缩小，扩大产品的应用市场。
　　在覆晶LED技术发展上有两个主要的方案:一是铅锡球焊(Solderbumpreflow)技术;另一个是热超声(Thermosonic)焊接技术。铅锡球焊接(图10)已在IC封装应用多时，工艺技术亦已成熟，故在此不再详述。
　　针对低成本及低线数器件的生产，热超声覆晶(Thermosonicflipchip)技术(图11)尤其适用于大功率LED焊接。以金做焊接的接口，由于金此物本身熔点温度较铅锡球和银浆高，对固晶后的制程设计方面更有弹性。此外，还有无铅制程、工序简单、金属接位可靠等优点。热超声覆晶工艺经过多年的研究及经验累积，已掌握最优化的制程参数，而且在几大LED生产商已成功地投入量产。
　　足生产线使用外，其余大量的(如芯片粘片机、引线焊接机、测试机、编带机)等自动化设备还全都依赖进口。
　　发展我国LDD装备业的具体建议方案
　　建议国家在支持LED技术与产业发展中，把材料与工艺设备作为发展的基础和原动力加以支持。在发展LED技术与产业的过程中，建议我国走引进、消化、吸收、创新、提高的道路。具体方案如下:在国家支持下，通过国家、LED生产企业和设备及材料制造业三方联合，建立具有孵化器功能的中国LED设备、材料、制造及应用联合体。
　　为在短时间内掌握并提高设备制造水平，带动我国中高档LED产业发展，建议由联合体共同筹措资金(国家50%，设备研制单位15%，芯片制造与封装技术研究单位15%，LED芯片制造与封装企业20%)建设一条完整的LED芯片制造与封装示范生产线。该示范线以解决设备研制与工艺试验、LED产品制造工艺技术研究与验证、实现工艺技术与工艺设备成套供应为已任。凡参与该示范建设的单位，有权无偿使用该生产线进行相关产品、技术和产业化研究与试验，特别是LED产品生产单位，可优先优惠得到相关研究与产业化成果。
　　针对该示范线，实施三步走的战略，最终实现LED生产设备商品化和本土化(详见设备国产化方案表二)。第一步:利用两年左右的时间，对一些关键设备进行国产化(国家给予一定的奖金支持);对于国内已经具有一定基础且具有性价比优势的普通设备则利用市场竞争原则，采取准入制择优配套(通过制订标准);对于部分难度较大、短期内国产化不了的设备，国家应安排攻关，并完成生产型?样机开发。第二步，从本方案实施的第三年起，第一步中涉及到的前两类设备重点解决生产工艺的适应性、生产效率、可靠性、外观及成本等问题，具备国内配套及批量供应能力，攻关类设备完成生产型样机商业化(γ型机)开发。第三步，从本方案实施的第五年起，第一及第二步中涉及到的所有设备具备国际竞争能力，除满足国内需求外，要占领一定的国际市场;攻关设备能够满足产业化生产要求并具备批量供应能力。
型号/产品名
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司
深圳市德锐众达科技有限公司&&& 将去耦直接放在封装内可以有效控制并提高信号的完整性，本文从IC内部封装入手，分析EMI的来源、IC封装在EMI控制中的作用，进而提出11个有效控制EMI的设计规则，包括封装选择、引脚结构考虑、输出驱动器以及去耦的设计方法等，有助于设计工程师在新的设计中选择最合适的芯片，以达到最佳EMI抑制的性能。　Rick　ley高级硬件工程师Applied　Innovation公司　现有的系统级EMI控制技术包括：1.　将封闭在一个Faraday盒中(注意包含电路的机械封装应该密封)来实现EMI屏蔽；2.　在电路板或者系统的I/O端口上采取和衰减技术来实现EMI控制；3.　实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制PCB走线和电路板层(自屏蔽)的电容和，从而改善EMI性能。　EMI控制通常需要结合运用上述的各项技术。一般来说，越接近EMI源，实现EMI控制所需的成本就越小。PCB上的芯片是EMI最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化PCB和系统级设计中的EMI控制。　PCB板级和系统级的设计工程师通常认为，它们能够接触到的EMI来源就是PCB。显然，在PCB设计层面，确实可以做很多的工作来改善EMI。然而在考虑EMI控制时，设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置和芯片的工艺技术(例如、ECL、TTL)等都对电磁干扰有很大的影响。本文将着重讨论这些问题，并且探讨IC对EMI控制的影响。　EMI的来源　从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号并不是导致EMI的唯一频率成分。该方波中包含宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为：　F=0.35/Tr，其中：F是频率，单位是G；Tr是单位为ns(纳秒)的信号上升时间或者下降时间。　从上述公式中不难看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果IC的上升时间为500ps，那么该电路的最高EMI发射频率将高达700MHz。众所周知，电路中的每一个电压值都对应一定的，同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到点之间信号通道上电容和电感的控制的好坏，在此，信号源位于PCB板的IC内部，而负载位于其它的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC芯片自身的电容和电感，同样需要重视PCB上存在的电容和电感。　当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；电路中的电流也存在同样的情况，如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似。正如同PCB设计的情况，IC封装设计将极大地影响EMI。　电路中相当一部分电磁辐射是由总线中的电压瞬变造成的。当IC的输出级发生跳变并驱动相连的PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，提供输出级所需的能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络，止于IC的输出级。如果输出级的信号上升时间为1.0ns，那么IC要在1.0ns这么短的时间内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：　V=Ldi/dt，其中：L是电流传输路径上电感的值；di表示信号上升时间间隔内电流的变化；dt表示电流的传输时间(信号的上升时间)。　由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的工艺技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素。　IC封装在电磁干扰控制中的作用　IC封装通常包括：硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接，这样就实现了硅基芯片上信号和电源节点的对外延伸。贯穿该IC的电源和信号的传输路径包括：硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征将直接影响整个IC芯片封装的电容和电感。　首先看硅基芯片与内部小电路板之间的连接方式。许多的IC芯片都采用绑定线来实现硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片本身是一种硅基器件，其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有很大的差别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么在一段相对较短的时间之后，IC封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式，它可以承受大量的弯曲变形而不容易断裂。　采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接粘接在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的CTE。而选择这种材料将导致IC芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。　一般来说，在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。封装的IC芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。　引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。　电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EMI。由于习惯上的原因，现在市场上的许多IC芯片并没有完全遵循上述设计规则，然而IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。　理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此，即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚，而是采用其它折衷方法。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装()或者其它鸥翼(gull　wing)型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是，不同的IC工艺技术可能采用不同的信号返回电压。有的IC使用地管脚(如TTL器件)作为信号的返回路径，而有的IC则使用电源管脚(如绝大多数的ECL器件)作为信号的返回路径，也有的IC同时使用电源和地管脚(比如大多数的CMOS器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列，了解它们的相关工作情况。　IC芯片中电源和地管脚的合理分布不仅能够降低EMI，而且可以极大地改善地弹反射(ground　bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低阈值之上，地弹反射可能导致电路的失效或者故障。　IC封装中另一个需要关注的重要问题是芯片内部的PCB设计，内部PCB通常也是IC封装中最大的组成部分，在内部PCB设计时如果能够实现电容和电感的严格控制，将极大地改善设计系统的整体EMI性能。如果这是一个两层的PCB板，至少要求PCB板的一面为连续的地平面层，PCB板的另一层是电源和信号的布线层。更理想的情况是四层的PCB板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于IC封装内部的PCB通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低的平面层可以极大地降低电源总线上的电压瞬变，从而极大地改善EMI性能。这种受控的信号线不仅有利于降低EMI，同样对于确保进出IC的信号的完整性也起到重要的作用。　其它相关的IC工艺技术问题　集成电路芯片偏置和驱动的电源电压V是选择IC时要注意的重要问题。从IC电源管脚吸纳的电流主要取决于该电压值以及该IC芯片输出级驱动的传输线(PCB线和地返回路径)阻抗。5V电源电压的IC芯片驱动50Ω传输线时，吸纳的电流为100mA；3.3V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到66mA；1.8V电源电压的IC芯片驱动同样的50Ω传输线时，吸纳电流将减小到36mA。由此可见，在公式V=Ldi/dt中，驱动电流从100mA减少到36mA可以有效地降低电压的瞬变V，因而也就降低了EMI。低压差分信号器件()的信号电压摆幅仅有几百毫伏，可以想象这样的器件技术对EMI的改善将非常明显。　电源系统的去耦也是一个值得特别关注的问题。IC输出级通过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。降低电源总线上电压下降的一种可行的办法是缩短去耦电容到IC输出级之间的分布路径。这样将降低“Ldi/dt”表达式中的“L”项。由于IC器件的上升时间越来越快，在设计PCB板时唯一可以实施的办法是尽可能地缩短去耦电容到IC输出级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。对于IC厂商来说，这不仅昂贵而且很难实现。然而如果将去耦电容直接放在IC封装内的PCB板上，并且直接连接到硅基芯片的管脚，这样的设计成本增加得最少，对EMI控制和提高信号完整性的贡献最大。目前仅有少数高端采用了这种技术，但是IC厂商们对这项技术的兴趣正与日俱增，可以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。　在IC封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然需要在PCB板上安装数值在0.001uF到0.1uF之间的去耦电容，然而IC封装内部的小电容可以抑制输出波形中的高频成分，这些高频成分是EMI的最主要来源。　传输线终端匹配也是影响EMI的重要问题。通过实现网络线的终端匹配可以降低或者消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小EMI的角度来看，串行终端匹配效果最明显，因为这种方式的终端匹配将入射波(在传输线上传播的原始波形)降低到了Vcc的一半，因而减小了驱动传输线所需的瞬时吸纳电流。这种技术通过减少“Ldi/dt”中的“di”项来达到降低EMI的目的。　某些IC厂商将终端匹配放在IC封装内部，这样除了能够降低EMI和提高信号完整性，还减少了PCB板上的电阻数目。检查IC芯片是否采用了这样的技术可以更加清楚IC的输出阻抗。当IC的输出阻抗同传输线的时，就可以认为这样的传输线实现了“串联终端匹配”。值得注意的是串联终端匹配的IC采用了信号转换的反射模型。而在实际应用中如果沿传输线方向分布有多个负载，并且有非常严格的时序要求，这时串联终端匹配就可能不起作用。　最后，某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说，当它们的输出级信号发生切换时，输出完全导通，这样就会产生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V=Ldi/dt)。而许多ECL、MECL和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅度。这种技术通过提升表达式“Ldi/dt”中的信号上升时间“dt”项来减小EMI。　总结　通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的电子元器件：　外形尺寸非常小的SMT或者BGA封装；芯片内部的PCB是具有电源层和接地层的多层PCB设计；IC硅基芯片直接粘接在内部的小PCB上(没有绑定线)；电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如74系列逻辑电路)；多个电源和地管脚成对配置；信号返回管脚(比如地脚)与信号管脚之间均匀分布；类似于时钟这样的关键信号配置专门的信号返回管脚；采用可能的最低驱动电压(Vcc)，如相对于5V来说可以采用3.3V的驱动电压，或者使用低电压差分逻辑(LVDS)；在IC封装内部使用了高频去耦电容；在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配；输出信号的斜率受控制。　总之，选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的元器件。一旦设计工程师做出最终的决定，但是仍然不能确定同一工艺技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将有疑问的IC芯片安装到一个专门设计的测试电路板上，启动时钟运行和高速数据操作。通过连接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。　
&&&&&往下看有更多相关资料
本网站试开通微、小企业商家广告业务；维修点推荐项目。收费实惠有效果！欢迎在QQ或邮箱联系！
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： 电话：(86)774-2826670& & &&）