必须要。&br&&br&跟赋值是否是一条语句没有关系，甚至看上去汇编是原子的操作（比如MOV [内存]，寄存器这种）都不一定是真原子操作。&br&&br&如果是多线程+多核的情况，你的第一个线程在CPU0上修改了这个变量，第二个线程不会马上在CPU1上看到你的改动。&br&&br&因为你操作的变量都在缓存(cache)中，CPU0/1可能会同时保存一份变量缓存，也就是说你的变量在缓存里是两份，&b&只有一个CPU（核）更新的话是不一定触发另外一个CPU立即更新的&/b&。&br&&br&具体可以参考这个问题：&a class=&internal& href=&/question/&&一个简单的ia32的CPU指令重排序与cache问题，我的推算为什么得不出示例的结果？ - CPU 指令集&/a&&br&&br&引用问题里的图：&br&&br&&figure&&img src=&/576e2a2c444_b.jpg& class=&content_image&&&/figure&&br&Java中最新的volatile是可以用的，C里的是不行的。Java中volatile会在x86平台上插入一个lock前缀（汇编指令）保证缓存一致性。&br&&br&MESI协议能保证cache的一致性，但MESI无法保证以下的情况：&br&&br&1、流水线上的load buffer；&br&2、跨cache行访问；&br&&br&所以说，在不确定访问数据是什么样的情况下，最可靠的办法是都加锁。
必须要。 跟赋值是否是一条语句没有关系，甚至看上去汇编是原子的操作（比如MOV [内存]，寄存器这种）都不一定是真原子操作。 如果是多线程+多核的情况，你的第一个线程在CPU0上修改了这个变量，第二个线程不会马上在CPU1上看到你的改动。 因为你操作的变量…
&p&小米不是组装厂，富士康纬创英华达才是。
小米本质上和苹果没有区别。
都是食物。（误）&/p&&br&&br&&br&&br&&br&&br&&br&&br&&br&&br&&p&都是设计手机的，都是靠技术吃饭的公司。&/p&&p&雷军这次发布会上说了，小米的实验室能独立制造屏幕，掌握核心科技。1nit亮度的暗光屏，不是小米首创么？&/p&&p&米note的3d玻璃。&/p&&p&米5的3D陶瓷手机壳。&/p&&p&mix的屏占比。&/p&&p&都是世界第一个做出来的。&/p&&p&小米早就不是单纯的拼装手机了。&/p&
小米不是组装厂，富士康纬创英华达才是。
小米本质上和苹果没有区别。
都是食物。（误） 都是设计手机的，都是靠技术吃饭的公司。雷军这次发布会上说了，小米的实验室能独立制造屏幕，掌握核心科技。1nit亮度的暗光屏，不是小米首创么？米note的3d玻璃。米5…
&p&确实有这样的bug，并且我当面问过A53当年的主架构，他的解释是，在一级数据缓存预取器里有个计数器，每过4KB会重置一次，从而造成64KB页预取命中率大降。关掉预取就会发现一样了。&/p&&p&让我羡慕嫉妒恨的是，人家三十多岁，做完A53就升fellow了，而同岁的我才principal。&/p&&p&不过话说回来，我还想起一个当年intel安腾的架构，后来去高通做了主架构，快60了还没升fellow，顿时我心理就平衡了不少。&/p&
确实有这样的bug，并且我当面问过A53当年的主架构，他的解释是，在一级数据缓存预取器里有个计数器，每过4KB会重置一次，从而造成64KB页预取命中率大降。关掉预取就会发现一样了。让我羡慕嫉妒恨的是，人家三十多岁，做完A53就升fellow了，而同岁的我才prin…
上面的有些回答，有些让我伤心&br&作为笔吧评测室的成员，我希望看到的是对我们的肯定。。。&br&&br&诚然，小白在看到多次我们“客观”的评测后，会盲目的信从我们的言论，导致以后可能根本不看内容直接以结论为准。&br&但是你们的阴谋论有点贬低我们的信念了。。。我是一个忠实的硬件爱好者，我做评测的最终目标就是改善这个行业的面目，让笔记本产品愈发完美。这不是吹比，也不是骗人，这的的确确是我做评测的最大动力也是最终归宿，你这样揣摩我们，以为最后去骗小白，真的是会伤像我这种有信念的人的。。。。&br&&br&其次，小白会盲从这个事情，是我们无法避免的。。。授人以鱼不如授人以渔，这个道理大家都懂，但实际有几个人完完全全的做到了呢？&br&举个例子，你买一个东西，在买之前，至少会做一些了解，可能有些人就会偏向于问问亲近的人，然后得到答案，或者自己学一些知识和对比产品，最终决定买啥。但是，我敢肯定，这辈子买的所有东西，你不会都去做后者，因为知识太多了，浪费大量时间仅仅是买一个可能自己并不重视的产品，这样做值得么？&br&我以前觉得自己学知识然后买东西才是最科学的，然而这都是一厢情愿，人会懒，有些时候就喜欢抱大腿，只要认识的人有谁比较懂这类，就会去问一下，然后得到个结论就直接买了，省时省力多好。。。&br&&br&当然，作为评测者，我不能找理由推脱自己的责任，我一直在尽力做“授人以渔”，在做评测以前就在贴吧发了很多科普教程，让小白自食其力，避免奸商的坑爹，现在笔吧评测室同样在做科普，不过目前定位是小白，所以不会太深，可能还无法让小白做到“自食其力”，但我有理由相信，只要大家一点点积累知识，之后我们就会做更深的科普，想要靠自己知识去买电脑、维护电脑是没有问题的。&br&&br&以上&br&我很希望有更多人能像我这样热爱硬件这个行业，学到尽可能多的知识，然后利用知识做出贡献，让笔记本/电脑做的更好
上面的有些回答，有些让我伤心 作为笔吧评测室的成员，我希望看到的是对我们的肯定。。。 诚然，小白在看到多次我们“客观”的评测后，会盲目的信从我们的言论，导致以后可能根本不看内容直接以结论为准。 但是你们的阴谋论有点贬低我们的信念了。。。我是…
&p&谢邀&/p&&p&&br&&/p&&p&知乎惯例：先问是不是。&/p&&p&&br&&/p&&p&看看AMD的线程撕裂者：&/p&&figure&&img src=&/v2-59d67dec1b_b.jpg& data-caption=&& data-rawwidth=&700& data-rawheight=&588& class=&origin_image zh-lightbox-thumb& width=&700& data-original=&/v2-59d67dec1b_r.jpg&&&/figure&&p&和Ryzen、某颗LGA的基板大小对比：&/p&&figure&&img src=&/v2-eedcab82eaa26adbf53cfc_b.jpg& data-caption=&& data-rawwidth=&4912& data-rawheight=&3264& class=&origin_image zh-lightbox-thumb& width=&4912& data-original=&/v2-eedcab82eaa26adbf53cfc_r.jpg&&&/figure&&p&Ryzen开盖&/p&&figure&&img src=&/v2-296fbcd462d0c47ca8749afe44eeb3d4_b.jpg& data-caption=&& data-rawwidth=&750& data-rawheight=&421& class=&origin_image zh-lightbox-thumb& width=&750& data-original=&/v2-296fbcd462d0c47ca8749afe44eeb3d4_r.jpg&&&/figure&&p&LGA-2066的i9 7920X开盖&/p&&figure&&img src=&/v2-86c8e41ddd290b06b766_b.jpg& data-caption=&& data-rawwidth=&700& data-rawheight=&525& class=&origin_image zh-lightbox-thumb& width=&700& data-original=&/v2-86c8e41ddd290b06b766_r.jpg&&&/figure&&p&&br&&/p&&p&不止是AMD，Intel也是这个路数：&/p&&figure&&img src=&/v2-9c00cdda01b0_b.jpg& data-caption=&& data-rawwidth=&600& data-rawheight=&303& class=&origin_image zh-lightbox-thumb& width=&600& data-original=&/v2-9c00cdda01b0_r.jpg&&&/figure&&p&左边是8代的8700K，右边是7代的7700K。&/p&&p&&br&&/p&&p&Intel家同样是14nm工艺，横向对比：六代双核：98.57mm2，六代四核：122.40mm2，增加24%多点；七代双核98.68mm2，七代四核126.15，增加将近28%；就算是纵向对比，也稍有提升。&/p&&p&&br&&/p&&p&从原理上来说，现代CPU性能提升不外乎几个途径：&/p&&p&1、提升主频。这个很好理解，问题是在限定功耗的前提下，这个真的是一步一个脚印。以Intel为例，每一代大概能提升0.2G左右。&/p&&p&这个跟晶片面积无关。&/p&&p&&br&&/p&&p&2、增加指令集。这个说起来比较复杂，但简单来说就是同一个时钟周期干更多的活。有的是通过增加寄存器位宽，同时处理多个数据（SIMD）；有的是把原来N个独立的指令组合成一个新的指令，吧原来N个时钟周期的计算在一个或者两个时钟周期内完成。问题是如果程序需要的指令不是这样组合的话，对提升性能没用；就算是这样组合的，也要重新编译才能发挥出新指令集的性能。以现代CPU指令集和程序的复杂程度，新增单个指令，纯粹从这种计算的性能来看也许能提升200%甚至1000%，但整个程序不止这么一个指令，平均下来能提升0.5%就牛叉的不行了。通常来说新增一组指令集，目标应用优化后能提升20~30%，整体要看目标应用的占比。&/p&&p&每增加一个指令集，都需要更多的晶体管，自然会增加晶片面积。&/p&&p&&br&&/p&&p&3、增加运算单元。这个很好理解，而且不需要程序做特殊优化，不过需要配套的指令发射器、分支预测、乱序执行等模块配套，而且通常来说会有不少时间会有一两个运算单元闲置（这也是提出超线程的根本原因，超线程的i7比没有超线程的i5性能超出25%~30%左右——但超线程需要程序进行优化）。&/p&&p&每增加一个运算单元，都需要更多的晶体管，自然会增加晶片面积。&/p&&p&&br&&/p&&p&4、增加核心数量。这个也很好理解，但需要程序是多线程的。对于无法多线程的应用无效，某些应用的虽然可以多线程，但不同线程间需要等待交换数据，也无法完全发挥多核性能。&/p&&p&每增加一个核心，都需要更多的晶体管，自然会增加晶片面积。&/p&&p&&br&&/p&&p&5、提升周边设备接口速度。例如内存从DDR3升级到DDR4，单通道升级到双/三/四通道；显卡接口从PCIE 2.0升级到3.0等。这个严格来说并不能提升CPU的性能，只是减少CPU等待外部数据的时间而已。&/p&&p&是否增加晶片面积，要看实际情况。&/p&&p&&br&&/p&&p&6、增加缓存。5提到CPU要等待外部数据，那么除了提升周边设备性能和接口速度外，还有一个中间方式，就是在CPU使用数据前就把数据放到一个高速设备上。现代CPU通常分有两到三级缓存，缓存越大，命中率越高，CPU等待的时间越少。&/p&&p&命中率是算法层面的事情，但增加缓存也是需要增加晶体管的，也会增加晶片面积。&/p&&p&实际上，现代CPU的缓存会占用相当多的晶片面积，看下面i7 5960X的CPU 模组划分：&/p&&figure&&img src=&/v2-b374f5d55e9daca6f86581_b.jpg& data-caption=&& data-rawwidth=&678& data-rawheight=&1017& class=&origin_image zh-lightbox-thumb& width=&678& data-original=&/v2-b374f5d55e9daca6f86581_r.jpg&&&/figure&&p&===============================分割线===============================&/p&&p&PS：当然晶片面积不会无限增加，晶圆是圆形的，CPU晶片是正方形或者长方形的，面积越大，边长越大，浪费的晶圆面积就越多；而且单个晶片面积越大，晶体管越多，良品率就越低。这也是为何Intel在Ryzen发布前一直没有在桌面平台进入更多核心的重要原因之一。&/p&&p&&br&&/p&&p&PS2：最后一张图中间部分就是共享的三级缓存，每个CPU核心还有自己的一级和二级缓存，谢谢评论区 &a class=&member_mention& href=&///people/d41ff2a5c824c3b7a1b1afc23c85fd0f& data-hash=&d41ff2a5c824c3b7a1b1afc23c85fd0f& data-hovercard=&p$b$d41ff2a5c824c3b7a1b1afc23c85fd0f&&@Steve Liu&/a& 补充。&/p&&p&&br&&/p&&p&PS3：评论有知友提到缓存共享的问题，自从原生双核的CPU出现以来，一般单个Die的最后一级缓存都是共享的（就PC处理器来说，印象中只有Athlon64 X2例外，没有L3，L2是独占的），例如Core 2 Due只有L1和L2，双核共享L2；Core iX是L1-L2-L3，共享L3。但注意的是，胶水双核/四核的L2/L3是不能跨Die共享的，例如Core 2 Quad是2xL2，Ryzen是2xL3，4*2Die（屏蔽2组）的ThreadRipper是4*L3，这多少会带来一定的性能损失。&/p&
谢邀 知乎惯例：先问是不是。 看看AMD的线程撕裂者：和Ryzen、某颗LGA的基板大小对比：Ryzen开盖LGA-2066的i9 7920X开盖 不止是AMD，Intel也是这个路数：左边是8代的8700K，右边是7代的7700K。 Intel家同样是14nm工艺，横向对比：六代双核：98.57…
CPU是大学生，一个大学生一分钟可以算10次加法。&br&GPU是小学生，一个小学生一分钟算1次加法。&br&但是一台电脑上只有4个大学生，还有1000个小学生。&br&如果只是算加法，当然是1000个小学生算得快，但是如果来一个微积分再来一个排列组合，这种问题只能让大学生来，这无论给你多少个小学生都搞不定。&br&GPU计算的都是纯数值运算，这个计算量很大，但是简单，可以让小学生用人海战术搞定。&br&但是CPU管的就多了，不仅仅是数值运算，还有逻辑运算，寻址，跳转，中断等等，这种复杂的问题只能让大学生来，你丢给小学生它搞不定啊。&br&&br&那为啥一台电脑不多给点大学生啊，废话，雇大学生不得多给钱啊。
CPU是大学生，一个大学生一分钟可以算10次加法。 GPU是小学生，一个小学生一分钟算1次加法。 但是一台电脑上只有4个大学生，还有1000个小学生。 如果只是算加法，当然是1000个小学生算得快，但是如果来一个微积分再来一个排列组合，这种问题只能让大学生来…
有关QS和ES的区别其他回答已经说得很清楚了，我来举一个自己真实被指令集坑的例子吧。&br&&br&我2014年的时候弄到了一块i7 4770t的ES版，不显，步进B0，TDP 65W，具体信息如下：&br&&figure&&img src=&/v2-5bd8c6cbca8e_b.png& data-rawwidth=&1144& data-rawheight=&1068& class=&origin_image zh-lightbox-thumb& width=&1144& data-original=&/v2-5bd8c6cbca8e_r.png&&&/figure&&br&本来一切都很好，平时当个人服务器用着也很稳定，24/7了半年没重启也一点没事，一开始的时候有一些奇怪的错误我也没有在意，反正也不影响使用。&br&有一点比较在意的是，每次运行aria2都会返回一个奇怪的错误，不管是自己编译还是用安装包都一样。&br&&figure&&img src=&/v2-cb52fa1a1ff17411afa9717_b.png& data-rawwidth=&1044& data-rawheight=&102& class=&origin_image zh-lightbox-thumb& width=&1044& data-original=&/v2-cb52fa1a1ff17411afa9717_r.png&&&/figure&&br&反正没有aria2我还可以用各种GUI，也就没太在意。&br&这两天因为要筹划买新GPU，我又想起这个事，突然好奇起这个错误的原因来。&br&&br&搜了一下random_device::__x86_rdrand(void)，来源如下&br&&br&gcc/libstdc++-v3/src/c++11/&a href=&///?target=http%3A//random.cc& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&random.cc&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&br&&div class=&highlight&&&pre&&code class=&language-cpp&&&span class=&cp&&#if (defined __i386__ || defined __x86_64__) && defined _GLIBCXX_X86_RDRAND&/span&
&span class=&kt&&unsigned&/span& &span class=&kt&&int&/span&
&span class=&nf&&__attribute__&/span& &span class=&p&&((&/span&&span class=&n&&target&/span&&span class=&p&&(&/span&&span class=&s&&&rdrnd&&/span&&span class=&p&&)))&/span&
&span class=&n&&__x86_rdrand&/span&&span class=&p&&(&/span&&span class=&kt&&void&/span&&span class=&p&&)&/span&
&span class=&p&&{&/span&
&span class=&kt&&unsigned&/span& &span class=&kt&&int&/span& &span class=&n&&retries&/span& &span class=&o&&=&/span& &span class=&mi&&100&/span&&span class=&p&&;&/span&
&span class=&kt&&unsigned&/span& &span class=&kt&&int&/span& &span class=&n&&val&/span&&span class=&p&&;&/span&
&span class=&k&&while&/span& &span class=&p&&(&/span&&span class=&n&&__builtin_ia32_rdrand32_step&/span&&span class=&p&&(&/span&&span class=&o&&&&/span&&span class=&n&&val&/span&&span class=&p&&)&/span& &span class=&o&&==&/span& &span class=&mi&&0&/span&&span class=&p&&)&/span&
&span class=&k&&if&/span& &span class=&p&&(&/span&&span class=&o&&--&/span&&span class=&n&&retries&/span& &span class=&o&&==&/span& &span class=&mi&&0&/span&&span class=&p&&)&/span&
&span class=&n&&std&/span&&span class=&o&&::&/span&&span class=&n&&__throw_runtime_error&/span&&span class=&p&&(&/span&&span class=&n&&__N&/span&&span class=&p&&(&/span&&span class=&s&&&random_device::__x86_rdrand(void)&&/span&&span class=&p&&));&/span&
&span class=&k&&return&/span& &span class=&n&&val&/span&&span class=&p&&;&/span&
&span class=&p&&}&/span&
&span class=&cp&&#endif&/span&
&/code&&/pre&&/div&&br&仔细搜索，发现RDRAND是Intel在Ivy Bridge之后新加入的一条指令[1]，大体功能是可以返回一些真随机数据。上面返回的错误是&a href=&///?target=http%3A//random.cc& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&random.cc&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&尝试获取32位随机数100次失败后才会抛出的，那么为什么会失败呢。&br&&br&一开始我以为是这个CPU没有rdrand支持，但仔细看代码就会发现，libstdc++其实向CPU询问了是否支持rdrand，如果当真不支持，就采用/dev/random作为随机数据来源。那么为什么还会出错呢？&br&&br&答案是，因为我的&b&ES版CPU不仅没有这个功能，而且还会告诉系统它支持RDRAND&/b&！&br&&br&&figure&&img src=&/v2-bd75dcf62f803_b.png& data-rawwidth=&1246& data-rawheight=&480& class=&origin_image zh-lightbox-thumb& width=&1246& data-original=&/v2-bd75dcf62f803_r.png&&&/figure&验证用的代码：&br&&div class=&highlight&&&pre&&code class=&language-cpp&&&span class=&cp&&#include &iostream&&/span&
&span class=&cp&&#include &cpuid.h&&/span&
&span class=&k&&using&/span& &span class=&k&&namespace&/span& &span class=&n&&std&/span&&span class=&p&&;&/span&
&span class=&kt&&int&/span& &span class=&nf&&main&/span&&span class=&p&&()&/span&
&span class=&p&&{&/span&
&span class=&kt&&unsigned&/span& &span class=&kt&&int&/span& &span class=&n&&eax&/span&&span class=&p&&,&/span& &span class=&n&&ebx&/span&&span class=&p&&,&/span& &span class=&n&&ecx&/span&&span class=&p&&,&/span& &span class=&n&&edx&/span&&span class=&p&&;&/span&
&span class=&n&&__cpuid&/span&&span class=&p&&(&/span&&span class=&mi&&1&/span&&span class=&p&&,&/span& &span class=&n&&eax&/span&&span class=&p&&,&/span& &span class=&n&&ebx&/span&&span class=&p&&,&/span& &span class=&n&&ecx&/span&&span class=&p&&,&/span& &span class=&n&&edx&/span&&span class=&p&&);&/span&
&span class=&kt&&unsigned&/span& &span class=&kt&&int&/span& &span class=&n&&val&/span&&span class=&p&&;&/span&
&span class=&kt&&char&/span& &span class=&n&&rc&/span&&span class=&p&&;&/span&
&span class=&k&&if&/span& &span class=&p&&(&/span&&span class=&n&&ecx&/span&&span class=&o&&&&/span&&span class=&n&&bit_RDRND&/span&&span class=&p&&)&/span& &span class=&p&&{&/span&
&span class=&n&&__asm__&/span& &span class=&k&&volatile&/span&&span class=&p&&(&/span&
&span class=&s&&&rdrand %0 ; setc %1&&/span&
&span class=&o&&:&/span& &span class=&s&&&=r&&/span& &span class=&p&&(&/span&&span class=&n&&val&/span&&span class=&p&&),&/span& &span class=&s&&&=qm&&/span& &span class=&p&&(&/span&&span class=&n&&rc&/span&&span class=&p&&)&/span&
&span class=&p&&);&/span&
&span class=&p&&};&/span&
&span class=&n&&cout&/span&&span class=&o&&&&&/span&&span class=&s&&&RDRAND Support:&&/span&&span class=&o&&&&&/span&&span class=&p&&((&/span&&span class=&n&&ecx&/span&&span class=&o&&&&/span&&span class=&n&&bit_RDRND&/span&&span class=&p&&)&/span&&span class=&o&&!=&/span&&span class=&mi&&0&/span&&span class=&p&&)&/span&&span class=&o&&&&&/span&&span class=&s&&&&/span&&span class=&se&&\n&/span&&span class=&s&&&&/span&&span class=&p&&;&/span&
&span class=&n&&cout&/span&&span class=&o&&&&&/span&&span class=&n&&val&/span&&span class=&o&&&&&/span&&span class=&s&&&&/span&&span class=&se&&\n&/span&&span class=&s&&&&/span&&span class=&p&&;&/span&
&span class=&n&&cout&/span&&span class=&o&&&&&/span&&span class=&kt&&int&/span&&span class=&p&&(&/span&&span class=&n&&rc&/span&&span class=&p&&)&/span&&span class=&o&&&&&/span&&span class=&s&&&&/span&&span class=&se&&\n&/span&&span class=&s&&&&/span&&span class=&p&&;&/span&
&span class=&p&&}&/span&
&/code&&/pre&&/div&&br&第一行回报是否支持RDRAND，第二行应该返回一个随机数，第三行返回RDRAND指令是否执行成功。&br&&br&这就非常尴尬了，理论上一切依赖于random_device的程序都会因此出错，而且只有两个解决方案：&br&1.
我编译自己的libstdc++，并且自己编译一切依赖libstdc++的程序。&br&2.
换个CPU。&br&&br&因此，我想告诉大家的是，&b&不要贪便宜选步进太早的ES，否则可能会出你完全想象不到的奇怪错误！&/b&&br&&br&[1] &a href=&///?target=https%3A//en.wikipedia.org/wiki/RdRand& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&RdRand - Wikipedia&i class=&icon-external&&&/i&&/a&
有关QS和ES的区别其他回答已经说得很清楚了，我来举一个自己真实被指令集坑的例子吧。 我2014年的时候弄到了一块i7 4770t的ES版，不显，步进B0，TDP 65W，具体信息如下： 本来一切都很好，平时当个人服务器用着也很稳定，24/7了半年没重启也一点没事，一开…
在摩尔定律尚成立的时代，出现晚的处理器正应该对应更高的FLOPS(原因是更高的运算电路密度 更高的时钟频率和更多的处理器内核)。&br&九十年代末GPU出现伊始，其浮点运算性能和当时的CPU差别并不大，之后的将近十年，CPU处理器的发展遇到了瓶颈(电路密度由于制造工艺而无法大幅优化 时钟频率由于高功耗也无法进一步提升 多核由于其他方面的消耗 并未使运算效率线形提升)，摩尔定律逐渐开始失效，然而计算机图形学这个应用领域却非常适合单指令多数据/线程(SIMD/SIMT)的并行化。因此，GPU在图形及通用并行计算方面都取得了飞速的发展。&br&相对于传统CPU中单处理器支持单个硬件线程的架构，基于众核架构的GPU采用一个处理器支持多个硬件线程的做法，这方面的介绍在Berkeley和Stanford的有关并行计算的课程上都有讲到(&a href=&///?target=http%3A//www.cs.berkeley.edu/%7Edemmel/cs267_Spr11/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&cs.berkeley.edu/~demmel&/span&&span class=&invisible&&/cs267_Spr11/&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& &a href=&///?target=http%3A///p/stanford-cs193g-sp2010/wiki/ClassSchedule& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&/p/stanf&/span&&span class=&invisible&&ord-cs193g-sp2010/wiki/ClassSchedule&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&)。&br&NVIDIA自2007年开始推出CUDA至今，已经发展出了一套完整的二级并行架构。其中一簇执行同样指令的线程组成一个kernel，kernel又组合成一个block，在block级别有共享内存和其他的供线程间通信合作的机制。形象地说，这里的线程就是一个虚拟的向量处理器，其中包括自己的寄存器，程序计数器(PC)等，而一个block就是一个虚拟的多核处理器，其中包含多个线程和共享内存等。&br&造成GPU和CPU根本差别的原因在于不同的目标需求：GPU假设运行其上的工作都是高度可并行的，而CPU需要同时很好的支持并行和顺序操作。于是，CPU需要大的片上缓存和复杂的控制逻辑，GPU则利用多线程并行运行节省了片上的大缓存，同时针对一簇线程执行同一套控制逻辑。&br&因此，在高度并行化且数据规模巨大的应用下，GPU可以获得很高的浮点运算性能，然而如果问题无法良好映射到某个合适的并行模型或当数据规模较小时，SIMT就无法发挥并行的优势，CPU与GPU之间的数据交换也会大大降低运算效率。不过，后一个问题在刚刚发布的CUDA4.0中已经通过GPUDirect2.0得到了改进)。
在摩尔定律尚成立的时代，出现晚的处理器正应该对应更高的FLOPS(原因是更高的运算电路密度 更高的时钟频率和更多的处理器内核)。 九十年代末GPU出现伊始，其浮点运算性能和当时的CPU差别并不大，之后的将近十年，CPU处理器的发展遇到了瓶颈(电路密度由于制…
简单来讲，获得设计要求之后，先用hdl语言（硬件描述语言）描述cpu功能，也就是代码设计，然后仿真验证，成功之后进行逻辑综合，也就是说将hdl语言转成电路逻辑，然后进行验证，最后是版图设计，也就是物理实现，再进行时序验证等，最后进行流片，成功的话才生产成我们所看到的芯片。下面是比较专业的回答（感谢@&em&&strong&liping09003）&/strong&&/em&：&br&&br&&p&IC的设计过程可分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。&/p&&br&&p&&strong&前端设计的主要流程&/strong&&/p&&br&&p&1、规格制定&/p&&p&芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。&/p&&p&2、详细设计&/p&&p&Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。以HDMI（高清多媒体接口）系统架构为例：&/p&&figure&&img data-rawheight=&366& data-rawwidth=&575& src=&/539fde1116ec1ebaf6b27da07c3fa52a_b.jpg& class=&origin_image zh-lightbox-thumb& width=&575& data-original=&/539fde1116ec1ebaf6b27da07c3fa52a_r.jpg&&&/figure&&p&3、HDL编码&/p&&p&使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。&/p&&figure&&img data-rawheight=&178& data-rawwidth=&318& src=&/e2da50f8dae3f105d6cb1a38ca6ac48f_b.jpg& class=&content_image& width=&318&&&/figure&&p&4、仿真验证&/p&&p&仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。仿真验证工具Mentor公司的Modelsim，Synopsys的VCS，还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证，该部分个人一般使用第一个-Modelsim。该部分称为前仿真，接下来逻辑部分综合之后再一次进行的仿真可称为后仿真。&/p&&p&5、逻辑综合――Design Compiler&/p&&p&仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）逻辑综合工具Synopsys的Design Compiler，仿真工具选择上面的三种仿真工具均可。&/p&&figure&&img data-rawheight=&361& data-rawwidth=&689& src=&/d24cac6f868d982c53c8_b.jpg& class=&origin_image zh-lightbox-thumb& width=&689& data-original=&/d24cac6f868d982c53c8_r.jpg&&&/figure&&figure&&img data-rawheight=&247& data-rawwidth=&567& src=&/b42b36b0f27cc28e80eed_b.jpg& class=&origin_image zh-lightbox-thumb& width=&567& data-original=&/b42b36b0f27cc28e80eed_r.jpg&&&/figure&6、STA&p&Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。STA工具有Synopsys的Prime Time。&/p&&p&7、形式验证&/p&&p&这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具有Synopsys的Formality。前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。&/p&&br&&p&&strong&Backend design flow后端设计流程：&/strong&&/p&&br&&p&1、DFT&/p&&p&Design ForTest，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。DFT工具Synopsys的DFT Compiler&/p&&p&2、布局规划(FloorPlan)&/p&&p&布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。工具为Synopsys的Astro&/p&&figure&&img data-rawheight=&394& data-rawwidth=&626& src=&/44ede0cde1a93f7f5edf98c_b.jpg& class=&origin_image zh-lightbox-thumb& width=&626& data-original=&/44ede0cde1a93f7f5edf98c_r.jpg&&&/figure&&br&&p&3、CTS&/p&&p&Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。CTS工具，Synopsys的Physical Compiler&/p&&figure&&img data-rawheight=&110& data-rawwidth=&468& src=&/f9c52a09a276f9cc0240_b.jpg& class=&origin_image zh-lightbox-thumb& width=&468& data-original=&/f9c52a09a276f9cc0240_r.jpg&&&/figure&&p&4、布线(Place & Route)&/p&&p&这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。工具Synopsys的Astro&/p&&figure&&img data-rawheight=&331& data-rawwidth=&291& src=&/10c7a69aea613a91d5bffd_b.jpg& class=&content_image& width=&291&&&/figure&&p&5、寄生参数提取&/p&&p&由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。工具Synopsys的Star-RCXT&/p&&p&6、版图物理验证&/p&&p&对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求，ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气规则违例；等等。工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDSII的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。&/p&&figure&&img data-rawheight=&1280& data-rawwidth=&956& src=&/cc1fce733c36a1e67a346_b.jpg& class=&origin_image zh-lightbox-thumb& width=&956& data-original=&/cc1fce733c36a1e67a346_r.jpg&&&/figure&
简单来讲，获得设计要求之后，先用hdl语言（硬件描述语言）描述cpu功能，也就是代码设计，然后仿真验证，成功之后进行逻辑综合，也就是说将hdl语言转成电路逻辑，然后进行验证，最后是版图设计，也就是物理实现，再进行时序验证等，最后进行流片，成功的话…
&p&CPU 100% 不代表所有的元器件都在干活，只代表这个CPU别人不能用。&/p&
CPU 100% 不代表所有的元器件都在干活，只代表这个CPU别人不能用。
&h2&&b&我们对小米澎湃 S1 进行了测试，结果让联发科 Helio P10 很尴尬&/b&&/h2&&figure&&img src=&/v2-d935ba712f7e38b994c84beb54cfd0e1_b.jpg& data-rawwidth=&744& data-rawheight=&460& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-d935ba712f7e38b994c84beb54cfd0e1_r.jpg&&&/figure&&p&国内的诸多手机厂商中，「小米」永远是最不缺话题的一家。颇具创造性的互联网营销模式，让这家公司在短短几年的时间里，迅速成长为行业中不可忽视的重要一极。&/p&&p&在经历了「美妙」的 2015 之后，单单从出货量来看，2016 年小米的表现并不尽如人意。据 IDC 中国手机跟踪报告，小米 2016 年的出货量为 4150 万台，相比 2015 年的 6490 万台同比下降 36%，排在 OPPO、华为、vivo、苹果之后位列第五。延展到全球市场，更是被归到了 Others 的行列。&/p&&br&&figure&&img src=&/v2-947a667ebe98bdddaea3a0_b.jpg& data-rawwidth=&744& data-rawheight=&514& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-947a667ebe98bdddaea3a0_r.jpg&&&/figure&&p&时间来到 2017 年 2 月 28 日，小米召开发布会，带来了小米 5C 和红米 4X 两款手机新品。但这场发布会上真正的主角无疑是小米第一款自主研发的芯片「澎湃 S1」，极客公园也在第一时间做了被誉为史上血统最纯正的小米 5C 的&a href=&///?target=http%3A//www.geekpark.net/topics/217982& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&上手文章&i class=&icon-external&&&/i&&/a&。&/p&&p&相比手机本身，从用户角度出发，大家关注更多的可能是它所搭载的「澎湃 S1」，性能表现如何？入手之后是否能够满足使用需要？因此，我们决定在之前上手文章的基础上，对小米 5C 的性能部分做更多的考察。&/p&&p&澎湃 S1 是一颗完整的 SoC，集成了 CPU、GPU、通讯基带、ISP 等部分。其中，CPU 部分为 8 颗核心（4 个 2.2GHz A53 + 4 个 1.4GHz A53），GPU 部分为四核 Mali-T860 MP4，28 纳米工艺。
&/p&&p&另外，为了能让大家对其有一个更好的了解，在跑分测试部分，我们选择以 OPPO R9 搭载的联发科 MT6755 作为参照。MT6755 集成了八颗主频 2GHz 的 Cortex-A53 核心，GPU 为双核 Mali-T860 MP2，同样采用 28 纳米工艺。&/p&&br&&figure&&img src=&/v2-bdc884eca897f03ac3545d00_b.jpg& data-rawwidth=&744& data-rawheight=&523& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-bdc884eca897f03ac3545d00_r.jpg&&&/figure&&p&此次的测试分为两部分来进行。第一部分是利用 Geekbench 4、PCMark、3DMark、安兔兔四款软件，通过跑分数据来对小米 5C 的性能做更加客观的评价；第二部分选择通过游戏体验来考察它的实际使用表现如何。
&/p&&h2&跑分软件测试，澎湃 S1 完胜 MT6755&/h2&&ul&&li&&b&Geekbench 4&/b&&/li&&/ul&&p&Geekbench 是一款历史悠久、全平台的综合性能测试工具，以测试 CPU 运算能力为主，全面支持 Windows、Linux、Mac、iOS、Android 等系统。相比 2013 年 8 月发布的 Geekbench 3，Geekbench 4 加入了更多的量纲指标来评估 CPU 和 GPU 的效能。&/p&&br&&figure&&img src=&/v2-3b7e048692aaa96eb37a51aae38f6d79_b.jpg& data-rawwidth=&744& data-rawheight=&883& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-3b7e048692aaa96eb37a51aae38f6d79_r.jpg&&&/figure&&p&Geekbench 4 给出的跑分结果，小米 5C 所搭载的澎湃 S1 单核成绩为 732 分，多核 3397 分。OPPO R9 搭载的 MT6755 单核成绩 796 分，多核 3070 分。&/p&&p&从数据对比来看，澎湃 S1 的单核成绩要略逊于 MT6755，不过多核成绩表现明显要好一些。之前有消息称，MT6755 的八核 A53 并非都能达到 2GHz 的高频，而是只有两颗能达到，这也是其在多核心成绩上表现不佳的主要原因。&/p&&br&&figure&&img src=&/v2-ad6e1b1c7d293b550017_b.jpg& data-rawwidth=&744& data-rawheight=&350& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-ad6e1b1c7d293b550017_r.jpg&&&/figure&&ul&&li&&b&PCMark &/b&&/li&&/ul&&p&安卓版 PCMark 使用基于常见日常任务和活动的测试来评测移动设备在实际应用环境中的性能表现，因此它给出的成绩，也具有很高的参考价值。&/p&&br&&figure&&img src=&/v2-9a89bad1d9e7ea7e3d502_b.jpg& data-rawwidth=&744& data-rawheight=&280& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-9a89bad1d9e7ea7e3d502_r.jpg&&&/figure&&p&PCMark 8 给出的澎湃 S1 成绩为 3728 分，联发科 MT6755 为2769 分，前者要比后者多出 959 分。澎湃 S1 的各项详细跑分数据如下图。&/p&&p&其中，网络浏览 2.0 分数为 3845 分、视频编辑分数为 4556 分、文档编写 2.0 分数为 4556 分、图片编辑 2.0 分数为 4963 分、数据操作分数为 2700 分。&/p&&br&&figure&&img src=&/v2-c0d48a3fb3c76aee6bfd3a4f_b.jpg& data-rawwidth=&744& data-rawheight=&640& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-c0d48a3fb3c76aee6bfd3a4f_r.jpg&&&/figure&&br&&ul&&li&&b&3DMark&/b&&/li&&/ul&&p&无论是 PC 版本还是后来的移动版，3DMark 都是大家在做游戏性能测试时候非常喜爱的一款软件。由于澎湃 S1 以及 MT6755 均出于中高端定位，我们选择在 Sling Shot Extreme 档位下来测试。&/p&&p&Sling Shot Extreme 使用 OpenGL ES 3.1，其图形测试项目里设定在 2560 × 1440 的渲染分辨率，然后根据手机所设定的显示分辨率按比例缩放。其中第一个图形测试利用颗粒和后期处理效果来测量 GPU 性能，第二个图形测试着重于体积照明。物理测试则在测量 CPU 的性能。&/p&&br&&figure&&img src=&/v2-789427dbf350dcdf3f8814e_b.jpg& data-rawwidth=&744& data-rawheight=&297& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-789427dbf350dcdf3f8814e_r.jpg&&&/figure&&p&在 3DMark Sling Shot Extreme 档测试环境下，澎湃 S1 交出了 823 分的成绩，而联发科 MT6755 则为 321 分。从分数对比上来看，澎湃 S1 的 Mali-T860 MP4 要比 MT6755 的 Mali-T860 MP2 强出不少。当然，对比荣耀畅玩 8X 麒麟655 的 Mali T830 MP2，优势要更加明显。&/p&&p&澎湃 S1 Sling Shot Extreme 的详细测试成绩如下：其中显卡分数为 734 分、物理分数为 1431 分、显卡测试 1 为 5.6 帧、显卡测试 2 为 2.2 帧，物理第 1/2/3 部分依次为 26.3/14.5/8.1 帧。&/p&&br&&figure&&img src=&/v2-8aaf0abde06b8a196ecaae_b.jpg& data-rawwidth=&744& data-rawheight=&794& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-8aaf0abde06b8a196ecaae_r.jpg&&&/figure&&br&&ul&&li&&b&安兔兔&/b&&/li&&/ul&&p&安兔兔评测 AnTuTu Benchmark 是专门给 iOS 和 Android 设备的手机、平板电脑评分的专业软件，也是包括各家评测机构以及硬件爱好者经常用到的一款软件。
&/p&&p&新版的安兔兔能够一键完成，UE 测试（多任务与虚拟机）、CPU 整体性能测试、RAM 内存测试测试、2D/3D 图形性能测试以及数据存储 I/O 的性能检测，可以以获得设备的单项与整体得分，借此判断硬件的性能水准。&/p&&br&&figure&&img src=&/v2-6e6e1ae8da876e092f1447025daec4c6_b.jpg& data-rawwidth=&744& data-rawheight=&215& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-6e6e1ae8da876e092f1447025daec4c6_r.jpg&&&/figure&&p&安兔兔测试环境下，小米 5C 的成绩为 57414 分，OPPO R9 为53715 分，前者要略强一些，不过领先的优势并不算太大。小米 5C 各项详细成绩如下：&/p&&p&3D 性能为 18989 分、UX 性能 19259 分、CPU 性能 14455 分、RAM 性能分数为 4711 分。解释下 UX 性能这一项的测试，UX 为用户体验，包含数据安全，数据处理，策略游戏，图像处理和 I/O 性能这几项。 &/p&&br&&figure&&img src=&/v2-580c9f652b24815dce9d8ce_b.jpg& data-rawwidth=&744& data-rawheight=&757& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-580c9f652b24815dce9d8ce_r.jpg&&&/figure&&br&&ul&&li&&b&软件测试部分小结&/b&&/li&&/ul&&p&综合 Geekbench 4、PCMark、3DMark、安兔兔四款软件的实际跑分数据，小米 5C 所搭载的澎湃 S1 整体性能表现要强于 OPPO R9 上的那块联发科 MT6755。&/p&&h2&王者荣耀游戏体验&/h2&&p&对比测试软件，实际游戏体验的测试由于更容易受到主观因素影响，结果的准确性要打一些折扣。所以这部分的最终结果，仅供大家有一个大致的参考。&/p&&br&&figure&&img src=&/v2-a4e946fa6c63371cce09_b.png& data-rawwidth=&744& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-a4e946fa6c63371cce09_r.png&&&/figure&&p&之所以选择「王者荣耀」作为此次测试的游戏项，更多的是考虑到其目前拥有相当庞大的玩家基数，可能对想要入手小米 5C 的用户更具参考价值。&/p&&p&《王者荣耀》作为由腾讯游戏开发并运行的一款运营在 Android、iOS 平台上的 MOBA 类手游，可以说是真正的全年龄段覆盖，相当火爆。&/p&&br&&figure&&img src=&/v2-b49b381b3aaa4_b.png& data-rawwidth=&744& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-b49b381b3aaa4_r.png&&&/figure&&p&游戏设置环节，我们将角色描边、相机高度、画面质量、粒子质量设定为高，同时开启高清显示。需要说明的是，目前小米 5C 该款游戏帧数锁定为 30 帧。&/p&&ul&&li&&b&开启性能模式测试&/b&&/li&&/ul&&br&&figure&&img src=&/v2-ac774d7eaa1bf_b.png& data-rawwidth=&744& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-ac774d7eaa1bf_r.png&&&/figure&&p&实际游戏过程中，经过一段时间的观察，小米 5C 的帧数稳定在 28-30 帧之间，并未出现明显的卡顿情况。也就是说，在开启性能模式的情况下，你可以获得不错的游戏体验。接下来我们来看下，在均衡模式下，它的表现如何。&/p&&br&&figure&&img src=&/v2-2a979e6aea2fd_b.png& data-rawwidth=&744& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-2a979e6aea2fd_r.png&&&/figure&&br&&ul&&li&&b&开启均衡模式测试&/b&&/li&&/ul&&p&均衡模式下，小米 5C 的实际游戏表现并没有像预期的帧数出现大幅下降的情况，维持在 28 帧以上。其中，在团战情况下帧数会稍有下降，不过没有出现卡顿现象。&/p&&br&&figure&&img src=&/v2-86ac54da01ae_b.png& data-rawwidth=&744& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-86ac54da01ae_r.png&&&/figure&&br&&ul&&li&&b&游戏体验小结&/b&&/li&&/ul&&p&通过分别在均衡模式以及性能模式下运行《王者荣耀》，实际的游戏过程中并没有出现卡顿的情况，帧数稳定在 28 帧以上。也就是说，如果你是一名忠实的《王者荣耀》玩家，那么小米 5C 运行该游戏的流畅度，不会让你失望。&/p&&p&另外有关锁帧的问题，目前只开放部分机型的高帧率模式适配，后续会继续开放一批高帧率模式的机型。至于说小米 5C 是否会在以后解除 30 帧的帧数锁定，只能说有可能。&/p&&h2&性能方面，小米的「第一次」没有让人失望&/h2&&p&目前手机芯片领域，能够自主做的屈指可数。此次小米的入局，无论是之于其本身，还是整个行业，都有着重要的意义。从以上的测试成绩来看，澎湃 S1 的表现对比联发科的 MT6755 要出色一些。&/p&&p&当然，这并不意味着它已经足够强大，对比目前主流的高端芯片，澎湃 S1 依旧有着巨大的进步空间。需要明白的是，想要在这一领域占得一席之地，并非朝夕就能实现的事情。&/p&&br&&figure&&img src=&/v2-c5cf57de9cb1cfcd9638b2a_b.jpg& data-rawwidth=&744& data-rawheight=&558& class=&origin_image zh-lightbox-thumb& width=&744& data-original=&/v2-c5cf57de9cb1cfcd9638b2a_r.jpg&&&/figure&&br&&p&最后来说下小米 5C 这台机器。由于它所搭载的澎湃 S1 光芒太过耀眼，很多人都忽略了这款机器在其它方面的优点。经过大约 3 天的试用，我对于它的印象是：具有颇高的颜值，且握感出色。&/p&&p&而性能方面，如果你对于手机性能没有太过严苛的要求。那么小米 5C 应付我们的正常使用完全没有问题，相比同价位竞品也并不出于劣势地位。不过有一点需要指出的是，它的整体散热性能并不算出色，尤其是「长时间」运行大型游戏的情况下，你会明显感觉到机身温度的上升。&/p&&p&&b&本文出自豆腐店店长丶，来源极客公园。&/b&&/p&
我们对小米澎湃 S1 进行了测试，结果让联发科 Helio P10 很尴尬国内的诸多手机厂商中，「小米」永远是最不缺话题的一家。颇具创造性的互联网营销模式，让这家公司在短短几年的时间里，迅速成长为行业中不可忽视的重要一极。在经历了「美妙」的 2015 之后，…
单片机开发的学术细节以及职业方向我个人可能无法给你专业的意见，但是作为已经毕业并且走上工作岗位的普通人，可以和你分享一些想法。
&br&&br& 中国大学计算机教育基本上是失败的，这一点我想在未来相当长一段时间内无法得到根本性改变，即便是像哈尔滨工业大学、大连理工、清华、中科院这样在中国计算机专业学术上有良好口碑的学校，毕业后很有可能你也无法成为一名能够跻身google、微软、ibm等一流企业的工程师。教学内容陈旧、没有学术热情作为中国高等教育的普遍现象，在计算机专业领域有过之而无不及。
&br&&br& 我讲这些，并不是要你自暴自弃，而是希望你在能够利用好能够利用的资源，多阅读国外新近专业著作，透彻的理解你学的每一门课程，并且与世界发展保持同步。有机会能进入企业接触实际项目当然更好，这样的机会可以尽量从你的老师那里获得，慢慢的你会有更多自己的管道去接触项目。从你最近提出的问题来看，应该是已经开始大学专业课学习的同学，已经过了新生初来乍到的混沌，开始规划未来的职业生涯，但是你要想清楚你是不是有足够的毅力和决心扎进你的专业，任何一个专业，没有所谓捷径可走，所谓10000小时理论，就是说的这个道理。
&br&&br& 你问到了一些大学学习计算机的学生都会问的问题，就是哪些技术会成为趋势，哪些会被淘汰，刚才我也提到，国内的大学计算机教育的陈腐可能会更加加强你“读书无用”的猜想，我这里给你的建议是，不要太过于纠结哪些会被淘汰，哪些会流行，因为任何技术都不会是石头缝里凭空而出，一定是在前人的基础上发展而来，所以学习不要抱着赌博的心态，觉得学了之后就能以此谋生，而是要抱着与业界同步发展的态度，深层理解趋势的发展与脉络，不断更新自己，一步一个脚印。
&br&&br& 关于“转行”这个事情，我想是你真正关心的。你可能担心你最初选择的方向和你之后的兴趣或者行业方向背道而驰，但这些并不是你瞻前顾后的理由，这一点你可以看看大前研一写的《思考的技术》，大前研一在学校进行的是核能研究，后来进入了麦肯锡咨询公司成为全球知名的企业顾问，这种大转变在常人看来无法理解，但是你可以从这本书得知整个世界的思考逻辑与做事方法其实是共通大于差异的，更何况单片机、DSP、ARM这些在你的老师看来都是“CPU” 的东东，只要下定决心，给自己充分的转行理由，肯花时间，转行是没有问题的。你现在要真正考虑的，是当下和你兴趣相符，并且在你的个人判断是有价值的专业，这种判断最终只能你自己作，因为无论别人是什么意见，最后只有你自己能让自己心甘情愿。
&br&&br& 另外说一点题外话，不知你的家境如何，学计算机是一个很费钱的事情，至少买书这一项可能都会有不少开销，而且抱着立马能挣钱的心态去学，很容易浮躁结果学不精学不透，时间也耗费了，如果纯粹是为了补贴日常开支，我个人建议你不要想着依靠你现在学的去挣钱，你现在正在努力的，只管完全投入热情就好，如果真的日常开支有困难，可以做做别的兼职，一定要保证你正在进行的学习是一件不掺杂任何直接利益动机的事情。
&br&&br& 关于你说的视频，建议看看新浪或者网易上计算机专业的公开课，即便没有直接和你专业挂钩的课程，也可以感受斯坦福或者MIT他们对于计算机专业的态度和热情，大有裨益。至于基础教程，建议你还是以课堂时间为主，实在没有必要因为老师讲得不好，然后课下又花大量时间找一些重复课堂内容的经典课程，当然，如果你有考研究生的计划则另当别论。
&br&&br& 其他的视频就是外面各种IT职业教育的培训视频了，这些视频大多是教育机构的广告，先放出资源，然后吸引你去报班上课，当然也有少数是整套课程的，但大多也都年份久远，有空闲可以看看，肯定有收获，但不建议你太依赖。所以看书，多自己琢磨，多和同学或者同专业的人交流，多争取动手实践机会才是王道。
单片机开发的学术细节以及职业方向我个人可能无法给你专业的意见，但是作为已经毕业并且走上工作岗位的普通人，可以和你分享一些想法。 中国大学计算机教育基本上是失败的，这一点我想在未来相当长一段时间内无法得到根本性改变，即便是像哈尔滨工业大学、…
&p&如果CPU核心，即CPU的芯片部分，理论上达到“绝对零度（-273℃）”，我可以肯定的跟你讲：这块CPU，多半是废了。&/p&&br&&br&&p&用液氮给CPU冷却，温度枪检测出来的，是负责给CPU冷却的“散热介质”的温度。&/p&&br&&br&&p&而CPU核心的工作温度，一般“最低”能保持在多少呢？&/p&&br&&br&&p&AMD Ryzen系列处理器的液氮超频结果，给了我们一个准确的答案：&/p&&br&&br&&figure&&img src=&/v2-ac3c21947edb95d71efa_b.png& data-rawwidth=&766& data-rawheight=&79& class=&origin_image zh-lightbox-thumb& width=&766& data-original=&/v2-ac3c21947edb95d71efa_r.png&&&/figure&&p&&i&-29℃&/i&&/p&&br&&br&&p&事实上，大部分消费级电子产品的工作温度，本身就可以保持-40℃到+90℃的水平，不算“娇贵”的iPhone。&/p&&br&&br&&p&所以，“液氮超频”，是对玩家的反应能力、动手能力、经验，都有着严苛要求的工作，这要求玩家必须做好“万无一失”的工作后，再小心翼翼地，把液氮倒入“液氮炮”里，完成超频工作。&/p&&br&&br&&figure&&img src=&/v2-bc8cd37d195fb89b514d3_b.jpg& data-rawwidth=&750& data-rawheight=&500& class=&origin_image zh-lightbox-thumb& width=&750& data-original=&/v2-bc8cd37d195fb89b514d3_r.jpg&&&/figure&&p&&i&早一秒也不行，会“冻坏”CPU；晚一秒也不行，会使超频效果不够理想&/i&&/p&&br&&br&&p&无论是什么电子元件，都会有一定的电阻，没有“绝对零电阻”的元器件存在，所以，CPU在工作的时候，肯定会产生热量。&/p&&br&&br&&blockquote&&i&&u&有电流通过就要在电阻上产生热量（W=I?Rt）&/u&。当电流通过连接CPU里面的原件时就会产生的热量，这种是焦耳热，跟电流的平方成正比；&/i& &br&&br&&br&&br&&i&不要忘了，CPU是&u&单晶硅做成的数量级极大的一堆晶体管，&/u&虽然通过容性阻抗，或者感性阻抗时候产生的热量，&u&单个晶体管的&/u&热量较少；&/i& &br&&br&&br&&br&&i&由于工艺的限制，晶体管之间的“漏电”，也和电流的平方成正比，制程越先进、架构越先进的CPU，漏电的情况越少，发热量也越少；&/i& &br&&br&&br&&br&&i&真正的发热大户，&/i& &i&是电流通过PN结（就是那无数的半导体晶体管啦）的时候，释放的热量，&u&和频率成正比，和电流的平方成正比。 &/u&&/i&&/blockquote&&br&&p&所以，你可以想象，当一个设计工作频率，不超过4.0Ghz的CPU，当玩家们将它超到疯狂的6.6Ghz的时候，这样的发热量，该有多大！&/p&&br&&br&&figure&&img src=&/v2-7f1b299cd7f8c4a6a9ab711_b.jpg& data-rawwidth=&500& data-rawheight=&264& class=&origin_image zh-lightbox-thumb& width=&500& data-original=&/v2-7f1b299cd7f8c4a6a9ab711_r.jpg&&&/figure&&p&&i&由于主板一般只显示CPU的核心电压，不显示电流，所以上图这个老酷睿四核CPU，正常电压1.2875v，加压超频至1.45v时，如果CPU TDP不变，电流确实是减小了，但因为加压后，&u&CPU的电流也是继续缓步提升的（CPU是一种复杂的电子元件，不能视其为纯电阻，这个结论是通过实测反推出来），加上频率的急剧拔高&/u&，CPU的实际功耗，会比超频前高得多&/i&&/p&&br&&br&&figure&&img src=&/v2-cd2d5ace18e_b.png& data-rawwidth=&500& data-rawheight=&407& class=&origin_image zh-lightbox-thumb& width=&500& data-original=&/v2-cd2d5ace18e_r.png&&&/figure&&p&&i&12V供电的Core 2 Duo E7600，由于超频，它内部的电流增加了超过一倍。&/i&&/p&&br&&br&&p&&i&日常的风冷、水冷，根本镇压不住！&/i&&/p&&br&&br&&p&超频玩家，一般会将CPU“开盖”——即把CPU外层的保护金属壳，和这层金属壳，与CPU核心之间的“焊钎”给刮掉，就是为了让冷却介质，和CPU进行“亲密接触”，保证热量，尽可能的，第一时间从CPU外部给带走。&/p&&br&&br&&figure&&img src=&/v2-4ba437f8fcabc06789e4cae_b.jpg& data-rawwidth=&800& data-rawheight=&600& class=&origin_image zh-lightbox-thumb& width=&800& data-original=&/v2-4ba437f8fcabc06789e4cae_r.jpg&&&/figure&&br&&p&所以，CPU并不总是“耐操”的，超频玩家，给“液氮炮”里添加液氮，也不是任性的，一定要事先计算好，待超频CPU，在极限频率下，产生的热量，“按需倒入”、“按量倒入”，这样才不会让CPU“烧毁”或者“冻坏”。&/p&&br&&br&&p&&u&这种精确的控制，才是DIY的乐趣所在！&/u&&/p&&br&&br&&figure&&img src=&/v2-5a7fc31c0f1d5c5c30b8d2a5b894aab5_b.jpg& data-rawwidth=&275& data-rawheight=&183& class=&content_image& width=&275&&&/figure&&p&&i&老板，再加点孜然！&/i&&/p&
如果CPU核心，即CPU的芯片部分，理论上达到“绝对零度（-273℃）”，我可以肯定的跟你讲：这块CPU，多半是废了。 用液氮给CPU冷却，温度枪检测出来的，是负责给CPU冷却的“散热介质”的温度。 而CPU核心的工作温度，一般“最低”能保持在多少呢？ AMD Ryzen…
一句话回答:将会为五年来近乎一滩死水的cpu市场带来巨大的改变&br&说点题外话:&br&我早就说过，哪怕农企是一群智障做的架构，在制程从推土机架构的32nm跳到三星14nmfinFET的情况下也不可能被i5默秒全&br&&br&事实上ryzen是以Jim Keller大神为核心做的架构，这里要简单提一下jim大神的事迹，Jim参与过k7的设计，同时也是k8的首席架构师&br&(k7k8也是AMD唯一市场占有率超过50%的时代)。&br&&figure&&img src=&/v2-a4dc4d064791aafbe964e1_b.jpg& data-rawwidth=&740& data-rawheight=&731& class=&origin_image zh-lightbox-thumb& width=&740& data-original=&/v2-a4dc4d064791aafbe964e1_r.jpg&&&/figure&Jim于1999年离开AMD,后来转战SiByte和Broadcom(博通)担任首席架构师，再后来在PA Semi公司担任设计副总裁，领导了基于PowerPC架构的低功耗多核心芯片的研发。PA Semi在08年被苹果收购，而Jim自然也就加入了苹果公司，从事低功耗soc——Apple A4/A5的设计,这两款苹果自主设计的soc被广泛应用在苹果年的产品线上&br&&br&2012年Jim重返老东家AMD，开始了自主新架构的设计。为什么Jim要在这个时候重返AMD?因为AMD给的钱多吗?个人的看法是Jim是想在这个时候帮老东家一把，以AMD的财务状况不可能给他开出过高的条件，而以Jim自己的履历在硅谷任何一家公司都能得到更好的待遇，而虽然他在苹果的待遇更好，但始终不是团队的leader，而在AMD他却能成为AMD的救星，做出zen来最后疯狂一把&br&而Jim于2015年从AMD离职，加入特斯拉负责自动驾驶系统，当时的媒体都借此认为ryzen可能要延期甚至流产，然而从现在的情况看来当时ryzen的主要设计工作完成，而ryzen的设计工作中一天14小时的高工作强度是57岁高龄的jim难以承受的，此时和东家AMD好合好散，去特斯拉养老也说得过去，事实上在AMD评论此事时说过这是jim的个人志愿&br&&br&&br&话回正题，在多核性能不输对位Intel酷睿系列，单核性能至少达到i7 4790的水平下售价便宜了整整30%——40%，zen的前途一片大好，姑且不说Intel怎么应对，主板厂今年年初疯了一样出新am4主板和农企股价妖孽般的上涨就能说明很多问题&br&&figure&&img src=&/v2-367b280a99a3c84fa0953_b.png& data-rawwidth=&1080& data-rawheight=&1920& class=&origin_image zh-lightbox-thumb& width=&1080& data-original=&/v2-367b280a99a3c84fa0953_r.png&&&/figure&&br&15年底的时候农企的股价还在1美元上下浮动，也就是说仅仅1年农企的股价就翻了14倍&br&&figure&&img src=&/v2-fd0b55c907ac697eafb6240_b.png& data-rawwidth=&1080& data-rawheight=&1920& class=&origin_image zh-lightbox-thumb& width=&1080& data-original=&/v2-fd0b55c907ac697eafb6240_r.png&&&/figure&&br&ryzen的性能大家可以质疑，反正3月初就发售了，那个时候全面评测也全部解禁了(虽然偷跑评测和AMD今天的官方发布会显示形式一片大好)但是华尔街的投资者有几个是傻子?哪个不是消息灵通的?&br&贵乎的各位，有几个比华尔街的那帮投资者精?怕是没有几个吧&br&AMD股价上涨本身就证明了市场对于AMD的信心，如果ryzen不是第二个fx，那么市场表现又怎么会差&br&&br&最后下个判断吧，不负责任不背锅:今年AMD的股价怕是要至少涨到20美元&br&&br&ps:别忘了AMD对位x99平台的东西还没出来呢，x370和服务器领域之间的空白区间太大了，AMD是不可能放弃这个非常能在高端DIY玩家之间形成话题效应的市场的&br&&br&ps2:ryzen只要一铺货，AMD的重心应该会在保持ryzen后续者研发的同时转移到gpu研发上来,说实话AMD的CPU和GPU部门之间的裂痕有点大，当初卖掉自己的晶圆厂筹集资金收购ati如今事后诸葛亮一下也确实不是很划算，虽然AMD几乎占领了主机市场但主机的利润率确实比pc市场小得多，AMD要想让Vega有所作为就必须痛定思痛，拿出和研发ryzen一样的决心，往好的方面想只要ryzen的前景好也能反过来为gpu研发提供充足的资金，彻底改变整个集团连年亏损和去年一整年显卡被1070压着打的局面&br&&br&&br&3月1日更新:卡吧出现了1700的偷跑测试，大型游戏没有任何瓶颈，超频4g温度为45度，3dmark分数和6900k一个水平甚至有所反杀，娱乐软件鲁大狼cpu跑分18w&br&&figure&&img src=&/v2-ea541d0c66c90d16fa06a28_b.png& data-rawwidth=&1080& data-rawheight=&1920& class=&origin_image zh-lightbox-thumb& width=&1080& data-original=&/v2-ea541d0c66c90d16fa06a28_r.png&&&/figure&&br&&figure&&img src=&/v2-dcee81cfac81cbbac678a8_b.png& data-rawwidth=&1080& data-rawheight=&1920& class=&origin_image zh-lightbox-thumb& width=&1080& data-original=&/v2-dcee81cfac81cbbac678a8_r.png&&&/figure&&br&&figure&&img src=&/v2-6beb14f1fa094e57f52f_b.png& data-rawwidth=&1080& data-rawheight=&1920& class=&origin_image zh-lightbox-thumb& width=&1080& data-original=&/v2-6beb14f1fa094e57f52f_r.png&&&/figure&&figure&&img src=&/v2-0e987df3a561f1ac002fe6f2a27d4258_b.jpg& data-rawwidth=&559& data-rawheight=&419& class=&origin_image zh-lightbox-thumb& width=&559& data-original=&/v2-0e987df3a561f1ac002fe6f2a27d4258_r.jpg&&&/figure&&figure&&img src=&/v2-2e3cba033dac3a6ff13bfcdf2f623a91_b.jpg& data-rawwidth=&560& data-rawheight=&373& class=&origin_image zh-lightbox-thumb& width=&560& data-original=&/v2-2e3cba033dac3a6ff13bfcdf2f623a91_r.jpg&&&/figure&另外根据chh用户亲自实(作)践(死)，r7 1700确认为钎焊u&br&&figure&&img src=&/v2-ad694c5f446ef_b.jpg& data-rawwidth=&566& data-rawheight=&809& class=&origin_image zh-lightbox-thumb& width=&566& data-original=&/v2-ad694c5f446ef_r.jpg&&&/figure&
一句话回答:将会为五年来近乎一滩死水的cpu市场带来巨大的改变 说点题外话: 我早就说过，哪怕农企是一群智障做的架构，在制程从推土机架构的32nm跳到三星14nmfinFET的情况下也不可能被i5默秒全 事实上ryzen是以Jim Keller大神为核心做的架构，这里要简单提…
你要有张艺谋
你要有张艺谋
&p&题主你的问题问得很谨慎，选用了相似TDP和Die Size的M3, M5,而不是上来就是跟i7一较高低。这里我想简单说明一下Apple家SoC的情况，希望大家不要对它有太多偏见，也不要有太多神话。&/p&&h2&关于跨架构对比的问题&/h2&&p&首先，Apple的ARM不是公版ARM，更不是由公版ARM修改而来的普通定制ARM。有一些同志，见风就是雨，上来就争辩“ARM的CPU，能算高性能吗？RISC的东西......能做高性能吗！”接着便是难懂的话，什么AVX512，什么NEON，引得众人都哄笑起来，页面上下充满了快活的空气。其实从Front End, Execution Engine, Memory Subsystem等方面看来，Ax一定程度上更像x86，而与公版ARM Cores的思路差距颇大：&/p&&figure&&img src=&/v2-208e12dcae47d9ad8ec8ed_b.jpg& data-caption=&& data-size=&normal& data-rawwidth=&1319& data-rawheight=&730& class=&origin_image zh-lightbox-thumb& width=&1319& data-original=&/v2-208e12dcae47d9ad8ec8ed_r.jpg&&&/figure&&p&是不是发现除了A10X，其他的ARM都至少在2项上与Skylake-Y相去甚远？CPU设计发展到今天，不管是哪个指令集哪个架构，为了达到相应的设计要求和适应使用场景，各显神通，但最终殊途同归。总的来说，晶体管开销相差是不大的，同制程同功耗下的性能一般差别也不太大，所以对比一下Die Dize，你可能就会理解为何Ax会在ARM处理器中脱颖而出：(图中Broadwell去掉Cache之后单核面积应为6.9mm?，犯了非常低级的错误，多谢 &a data-hash=&9de2c5aaa968b4ff9275326f& href=&///people/9de2c5aaa968b4ff9275326f& class=&member_mention& data-hovercard=&p$b$9de2c5aaa968b4ff9275326f&&@falkor&/a& 指正)&/p&&br&&figure&&img src=&/v2-ceb338650bdd90b781214ab_b.jpg& data-caption=&& data-size=&normal& data-rawwidth=&780& data-rawheight=&585& class=&origin_image zh-lightbox-thumb& width=&780& data-original=&/v2-ceb338650bdd90b781214ab_r.jpg&&&/figure&&p&&br&&/p&&h2&关于测试软件的参考性问题&/h2&&p&每次这种问题下面，就有一堆直接放Geekbench跑分的同学，又有一堆喷Geekbench的同学，尤其是那些上来就说跑个圆周率跑阶乘的大神，想必每天手机电脑的工作不是跑量子电动力学模型就是天天压HEVC放到PT站上牺牲小我福利大众，真的惹不起惹不起。不过那些说什么Geekbench还不如鲁大师不如安兔兔的，我不喜欢你们这些小孩，请你们马上死掉。&/p&&p&当然，工业设计标准还是Spec200x以及由此延伸出的一系列自研/定制测试软件，在某种程度上它仍然是最靠谱的。但介于资金/水平，大家同样拿Spec200x的包写出来的测试算法优化程度都不太一样，民间人士也不太可能自己去复现，尤其无法去验证同一处理器的体质差异问题。这时，Geekbench作为一个民用级参考是最好的替代品。&/p&&p&&b&一个合格的测试软件，要代表先进生产力的发展要求，对当今的主流操作系统要有很好的通用性。&/b&如果要在民用测试软件中寻找一个同时支持Windows，MacOS，Linux，iOS，Android平台的CPU测试软件，你选择安兔兔还是鲁大师呢？&/p&&p&&b&一个合格的测试软件，要代表先进文化的前进方向，需要根据时代发展更新自己的算法以及分数构成。&/b&其实Spec200x也算是一个传统的测试工具了，那么他能不能反应最近10年来，手持移动设备的主要功能转变？现在的年轻人，上B站看个视频，CPU主要用到的指令是整数还是浮点？吃个鸡，CPU主要用的的指令是访存还是跳转？自拍加个滤镜，用的是CPU的整数还是浮点性能？电子设备使用方式和场景在悄悄发生变化，如果不能跟上时代更新算法，天天抱着Fritz Chess之流秒天秒地秒空气，不觉得自己像100年前死要面子活受罪非要维持经典物理大厦不倒的老古董吗？&/p&&p&&b&一个合格的测试软件，要代表广大人民的根本利益，应该要公开透明分数构成以及测试子项单位。&/b&Spec200x最大的特点恐怕就是子项分立，一清二楚，而不是给你一个笼统又不知道怎么来的分数了事。Geekbench也把评分标准，算法详情的说明挂在官网，把每一项分数的原始数值单位拿出来，请问你家的安兔兔鲁大师能做到吗？&/p&&p&&b&最后还有，一个合格的测试软件，应该要符合各处理器设计厂商对自己产品的定位描述。&/b&这一点Geekbench对于Intel，Apple，Qualcomm，ARM家的PPT可以说基本吻合。鲁大师的S660强过S835是怎么回事？安兔兔的Intel，Apple处理器UX图像处理分数是怎么回事？&/p&&p&最后我必须要嘲讽一下那些上来“A11打i7？哈哈哈哈”的同学们，把你们超级本上的i7拿来跟我的i3-7350K战一下，让你见证一下我用100块的散热器把你的i7射爆。&/p&
题主你的问题问得很谨慎，选用了相似TDP和Die Size的M3, M5,而不是上来就是跟i7一较高低。这里我想简单说明一下Apple家SoC的情况，希望大家不要对它有太多偏见，也不要有太多神话。关于跨架构对比的问题首先，Apple的ARM不是公版ARM，更不是由公版ARM修改而…
&p&我也补一刀：Intel的CPU总线带宽不够用。&/p&&p&核心交换机的容量都是上T的，背板带宽10T起步，我2008年做交换机那会，这么一套东西如果投标的话，一套10T~20T左右交换容量的交换机，价格可以谈到10万左右（国产价格，思科的可能要100万），2008年的时候至强的总线带宽能到多少？&/p&&p&反正就算是今天，Intel的CPU内存带宽也在100GB/s以内的范围（多处理器也没超过这个数量级），跟交换机有数量级的差异，这个性能对于交换机来说根本不够用。&/p&&p&Intel的CPU吞吐量做一个二层交换机也许没问题，但一个二层交换机便宜点的3000以内就可以搞定，3000块钱可能还不够买一个好一点的至强CPU呢。&/p&&p&如果Intel走异构计算这条路，那么搞出点交换芯片应该没难度的，Xeon Phi就是这个思路，但交换机这个市场已经不怎么赚钱了，或者说Intel还看不上这点钱（卖超算比造交换机挣钱）。&/p&
我也补一刀：Intel的CPU总线带宽不够用。核心交换机的容量都是上T的，背板带宽10T起步，我2008年做交换机那会，这么一套东西如果投标的话，一套10T~20T左右交换容量的交换机，价格可以谈到10万左右（国产价格，思科的可能要100万），2008年的时候至强的总线…
已有帐号？
无法登录？
社交帐号登录