TMS320C54xDSP应用系统设计_百度百科
TMS320C54xDSP应用系统设计
《TMS320C54xDSP应用系统设计》作者是郑红 / 吴冠，由北京航空航天大学出版社在2002年出版。
TMS320C54xDSP应用系统设计作品目录
第一章 DSP概述　　第二章 TMS320C54x的硬件结构　　第三章 TMS320C54x指令系统　　第四章 TMS320C54x定时器/计数器　　第五章 TMS320C54x串行及并行接口　　第六章 TMS320C54x中断系统　　第七章 TMS320C54x存储器及I/O扩展　　第八章 TMS320C54x混合编程　　第九章 仿真开发系统及用户样机调试　　附录A 本书采用的符号及意义　　附录B TMS320C54x芯片引脚说明　　参考文献
．豆瓣读书[引用日期 16:50:25]君，已阅读到文档的结尾了呢~~
TMS320C54x的硬件结构。首页..
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
第1章TMS320C54x的硬件结构
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口TMS320C54x的硬件结构
您好，欢迎来到61ic！
&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&
您现在的位置：&&>>&&>>&&>>&&>>&正文
TMS320C54x的硬件结构
&&&热&&&&&★★★
【字体： 】
TMS320C54x的硬件结构
作者：&&&&文章来源：&&&&点击数：&&&&更新时间：&&&&
本文介绍C54x DSP的硬件结构，寄存器，累加器，算术逻辑运算单元ALU，桶形移位器，乘累加器MAC，存储器，I/O外设，状态寄存器等。
TMS320C54x 内部硬件结构图
* 4组8条16―bit总线
程序 PB--PAB 数据读 数据写 EB--EAB
* 程序总线的改进功能
例：MACP Smem, pmad, src ; (Smem)×(pmad)+(src) → src
MVDP Smem, pmad ; (Smem) → (pmad)
MVPD pmad, Smem
READA Smem ; A → PAR , (PAR) → Smem
FIRS Xmem, Ymem, pmad ;
片内外设通过一组双向寻址总线进行
片内存储器
* 分类：程序空间、 数据空间、 I/O空间
# 功能：ROM---一般配置成程序存储空间
RAM---一般配置成数据存储空间
（根据PMST 的有关状态位可以互相复用）
# 'C5402 存储器结构图
# 扩展程序存储器空间
# I/O存储器：片外64K字寻址空间（用PORTW和PORTR进行寻址）
中央处理单元（CPU）
# CPU 的基本组成
1、 ALU―算术逻辑运算单元
# 主要由40位ALU和两个40位累加器(ACCA和ACCB)组成，
1、 OVM: 溢出方式控制
正向溢出饱和：007FFFFFFF&0
负向溢出饱和：FF
2、 C : 进位位― ? 进位置1；相减借位置0；
* 作为条件操作数，进行分支转移，调用或返回；
例：BC 1000h, C；if (C=1) , then pmad PC
3、 双16―bit 长字运算
* C16=1，ALU工作在双 16―bit方式指令；
* 双精度运算(32--bit)举例及高(16-bit)和低(16-bit)位在存储器中的排 列问题。
指令中给出的地址，存取的总是高16―bit 地址操作数；
* AR3指向偶地址：偶地址放在高位； 奇地址（偶地址+1）放在低位
* AR3指向奇地址：奇地址放在高位； 偶地址（奇地址-1）放在低位
2、累加器A和B
1）功能： * 作为乘/加或ALU的目的寄存器(dst)
MAC *AR2+, *AR3+, A, B； (Xmem)×(Ymem)+(src) dst
* 进行并行操作
LD *AR2+，A ；dst=Xmem&&16
|| MAC *AR3+，B ； || dst_=dst_+Ymem ×T
* 用作 MIN 和 MAX 指令操作
MAX dst ；dst=max(A,B)
MIN dst ；dst=min(A,B)
累加器A：39－32(保护位) 31－16(高位) 15－0(低位)
累加器B：39－32(保护位) 31－16(高位) 15－0(低位)
* 它们都是mmregs ；
* A和B的区别：累加器A的(32～ 16bit)(hi(A)) 可以作为乘/加单元的乘法器输入；
3) 保存累加器内容的指令：STH STL STLM SACCD
4) 累加器的移位(Shift)和循环移位(Rotate)操作
* 算术移位： SFTA src, shift [,dst] ; -16 ≤shift ≤15
* 逻辑移位： SFTL src, shift [,dst] ; -16 ≤shift ≤15
* 累加器循环左移： ROL src
* 累加器循环右移： ROR src
* 条件移位： SFTC src ; if src(31)=src(30) then src=src&&1
*通常用来对累加器32位数归一化，以消去多余的符号位，同时使 （TC）=1；
*累加器带TC位循环左移： ROLTC src
5) 饱和时累加器值的存储: SAT src ; PMST(0)=SST=1
按指令要求对累加器40-bit值进行移位;
40-bit值经移位操作限制到 32-bit:
* 若 SXM=0 (A) ≥7FFF FFFFh， 则以 7FFF FFFFh 处理
* 若 SXM=1 (A) & 7FFF FFFFh， 则以 7FFF FFFFh 处理
* 若 (A) & h， 则以 h 处理
按指令要求存储数据;
6）累加器专用指令：
FIRS Xmem, Ymem, pmad ; B=B+A×pmad, A=(Xmem+Ymem)&&16
LMS Xmem, Ymem ; B=B+Xmem ×Ymem, A=(A+Xmem&&16)+215
SQDST Xmem, Ymem ; B=B+A(32--16) × A(32--16) ,A=(Xmem-Ymem)&&16
3、 桶形移位器 （Barrel shift）
* 作用：将输入数据左移0―31或右移0―16, 经常用作数据定标，位提取，扩展算术和溢出保护等操作；
* 输入：DB(16-bit)， DB和CB(32-bit) A和B(40-bit)
* 输出：ALU， 经MSW/LSW写选择，送到写总线EB；
* 移位位数：用2的补码表示，正值左移(0 ～31)，负值右移(0 ～-16)
① 立即数：-16～15
② ST1中的ASM(4 ～0): -16～15
③ T寄存器中的低6位: -16～31
乘法器/加法器单元
1)作用：完成(17-bit ×17-bit)乘法运算， 输出耦合到40-bit相加器,
MAC 指令在流水情况下做到1个指令周期
2) 乘法器输入的选择
3)乘法类型：
* (unsigned×unsigned): 对16-bit操作数，第17位填零；
MPYU Smem, dst ; dst=uns(T) ×uns(Smem)
* (unsigned×signed): 一个第17位填零，另一个符号扩展；
* (signed×signed): 两者用符号扩展成17-bit数;
* 若设置为小数模式：SSBX FRCT
乘法结果左移一位，消去多余的符号位
4) T寄存器提供一个操作数
* 可以用支持mmreg寻址的指令装入
LD Smem, T
* 有时在乘法操作后，自动隐含装入
例： MAC Xmem, Ymem, src [,dst] ; dst=src+Xmem×ymem , T=Xmem
5) 乘法／累加指令 ：MAC=MPY+ADD
6) MAC和MAS 中相乘时饱和的处理：
当 OVM=1 和 FRCT=1 时
? 若 PMST(1)=SMUL=1，则对乘法结果作饱和处理后再相加；
? 若 PMST(1)=SMUL=0，则对乘法／相加后最终结果作饱和处理
5。比较、选择和存储单元 (CSSU)
* 利用优化的片内硬件资源完成数据通信、模式识别等领域中的维特比(Viterbi)蝶形运算；
* 完成累加器的高位字(31～16)和低位字(15～0)的最大值比较；
2) Viterbi运算原理：
说明： ? 相加操作是由ALU完成，此时ALU配置成双16-bit模式(C16=1)，
DADST指令把两数和(Lmem(31～16)+(T)) →dst(39～16)；两数差(Lmem(15～0)-(T)) →dst(15～0)，在一个机器周期内完成两次16-bit数的相加;
利用CMPS指令和比较器、过渡寄存器完成比较选择， 状态转移寄存器TRN自动记录比较的结果；
6. 指数编码器:
1) 功能: 支持单周期指令EXP的专用硬件, 求得的累加器中
的指数值以二进制补码形式存储在T寄存器的(5～0)位；
*指数范围：-8～31(即TS移位值) ；
2) 'C54x中定点数的指数表示：
定点数=尾数×2－指数
（尾数与指数用补码表示）
例：定点数 0x)10=0.5×2 －1
则：尾数=0x4000， 指数=1
3) 指数值计算：
EXP if (src)=0 then 0→T
; else (src冗余符号位－8) →T
累加器的指数值=冗余符号位－8
冗余符号位数是对整个累加器40―bit而言，即包括8位保护位，这也就是（ －8 ）的原因；
当累加器的值超过32位，指数值为负值;
ST T , *AR2
NORM A ; 这条指令不能紧跟在EXP指令后面，因为EXP指令还没有将指数值送至T，NORM指令只能按原来的T值移位，造成规格化错误。
CPU状态寄存器和控制寄存器
'C54x共有3个16位状态和控制寄存器（PMST、ST0、 ST1）它们都是存储器映象寄存器，可以方便地写入数据，或由数据存储器对它们加载。
(1) PMST(Processor Mode Status)寄存器
用于设定并控制处理器的工作方式，反应处理器的工作状态。 复位值为FF80H。
(2) 状态寄存器ST0：反应寻址要求和计算的中间运行状态。复位值为1800H。
(3) 状态寄存器ST1：反应寻址要求、计算的初始状态设置、 I/O及中断控制。复位值为2900H。
Reference:
本文介绍C54x DSP的硬件结构，寄存器，累加器，算术逻辑运算单元ALU，桶形移位器，乘累加器MAC，存储器，I/O外设，状态寄存器等。
文章录入：admin&&&&责任编辑：admin&
上一篇文章： 下一篇文章：
【】【】【】【】【】
　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）阅读图书详情
电子与通信
普通高等教育电气信息类规划教材：TMS320C54X DSP应用技术教程
基本图书信息
出版日期：
　　《普通高等教育电气信息类规划教材·TMS320C54X DSP应用技术教程》以美国TI公司的TMS320C54x系列DSP（数字信号处理器）为描述对象，从初学者的角度入手，对DSP系统所涉及的硬件和软件技术进行了系统的介绍。全书共分8章，第1、2章针对初学者对DSF及利用DSP进行系统设计所需的基本知识进行了概述；第3～5章详细介绍了TMS320C54xDSP的硬件结构、指令系统及其软件开发与设计方法；第6、7章以DSP集成开发环境ccs的新版小v3_3为例详细介绍了CCS的使用方法，并以TMS320C54xDSP最小系统为平台详细讲解了多个应用实例；第8章从硬件构成原理和应用编程两个方面对DSP外设进行了详细的描述。　　小书内容新颖伞面、通俗易懂、实用性强，可作为高等院校电子信息、通信、自动化、电气及相关专业、高年级小科生和研究生的教材和参考用书，也可以作为从事I）SP处理器开发的科研及工程技术人员的参考用书。
前言第1章 绪论1.1 数字信号处理概述1.1.1 数字信号处理的概念及其发展1.1.2 数字信号处理的特点1.1.3 数字信号处理的实现方法1.2 数字信号处理器1.2.1 数字信号处理器的定义1.2.2 DSP的特点1.2.3 DSP的分类1.2.4 DSP的应用1.2.5 DSP的发展现状和趋势1.3 本章小结1.4 习题第2章 DSP系统设计概述2.1 DSP系统的基本构成2.2 DSP系统的设计开发过程2.2.1 DSF系统设计开发前的准备工作2.2.2 DSP系统的设计开发流程2.3 DSP的选择2.3.1 主要的DSP2.3.2 选择DSP考虑的因素2.4 DSP系统的开发工具2.4.1 软件开发工具2.4.2 硬件开发工具2.4.3 不同系列DSP的开发工具2.5 典型的DSP应用系统2.5.1 语音编解码应用系统2.5.2 电机控制应用系统2.5.3 移动通信应用系统2.6 本章小结2.7 习题第3章 TMS320C54x的硬件结构3.1 TMS320C54x的内部结构和主要特性3.1.1 TMS320C54x的内部结构3.1.2 TMS320C54x的主要特性3.2 总线结构3.3 中央处理单元3.3.1 算术逻辑运算单元3.3.2 累加器3.3.3 桶形移位器3.3.4 乘法器／力口法器单元3.3.5 比较、选择和存储单元3.3.6 指数编码器3.3.7 CPU状态和控制寄存器3.3.8 地址发生器3.4 存储器3.4.1 存储器窄问分配3.4.2 程序存储器3.4.3 数据存储器3.4.4 I／0存储器3.5 片内外设3.5.1 通用I／0引脚3.5.2 时钟发生器3.5.3 软件可编程等待状态发生器3.5.4 可编程块切换逻辑3.5.5 定时器3.5.6 主机接U3.5.7 串行U3.5.8 直接存储器访问控制器3.6 复位操作及省电方式3.6.1 复位操作3.6.2 省电方式3.7 中断3.7.1 中断类型3.7.2 巾断寄存器3.7.3 中断处理过程3.7.4 重新映射巾断向量地址3.8 流水线3.9 TMS320C54x系列DSP的引脚及说明3.10 本章小结3.11 习题第4章 TMS320C54x指令系统4.1 寻址方式4.1.1 立即数寻址4.1.2 绝对寻址4.1.3 累加器寻址4.1.4 直接寻址4.1.5 间接寻址4.1.6 存储器映射寄存器寻址4.1.7 堆栈寻址4.2 TMS320C54x的指令表示方法4.2.1 指令系统巾的符号4.2.2 指令系统叶1的记号和运算符4.3 TMS320C54x的指令系统4.3.1 算术运算指令4.3.2 逻辑运算指令4.3.3 程序控制指令4.3.4 加载和存储指令4.4 本章小结4.5 习题第5章 TMS320C54x的软件开发与设计5.1 TMS320C54x应用软件开发过程5.1.1 TMS320C54x软件开发流程5.1.2 集成开发环境简介5.2 TMS320C54x汇编语言程序设计5.2.1 汇编语言的语句格式5.2.2 汇编语言巾的伪指令5.2.3 汇编语言叶]的常数及字符串5.2.4 汇编语言中的表达式5.3 汇编器的使用5.4 链接器和命令文件5.4.1 链接器及其调用5.4.2 链接器命令文件的编写与使用5.5 公共目标文件格式5.5.1 COFF文件中的段5.5.2 汇编器对段的处理5.5.3 链接器对段的处理5.5.4 重新定位5.5.5 程序装入5.5.6 COFF文件巾的符号5.6 TMS320C54xC语言编程5.6.1 相关基础知识5.6.2 应用C语言编程的示例5.6.3 C程序目标文件的段存储结构5.6.4 C语言编程链接命令文件的设计5.7 用C语言和汇编混合编程5.7.1 C模块和汇编模块的数据卡甘互访问5.7.2 C模块和汇编模块的函数相互调用5.7.3 在C程序中直接嵌入汇编语句5.8 本章小结5.9 习题第6章 CCS集成开发环境及其使用6.1 CCS集成开发环境简介6.1.1 CCS的组成6.1.2 CCS的主要功能6.2 CCS的安装和设置6.2.1 CCS的安装6.2.2 CCS的配置6.2.3 CCS的启动6.3 CCS的应用界面6.3.1 CCS应用界面6.3.2 CCS菜单6.3.3 CCS工具栏6.4 CCS集成开发环境的使用6.4.1 创建一个新工程6.4.2 创建源文件6.4.3 在工程中添加源文件6.4.4 查看源代码6.4.5 编译与链接6.4.6 可执行文件的加载与运行6.4.7 修改Build选项并更正语法错误6.4.8 使用断点调试程序6.4.9 使用Watch窗u观察变量6.4.10 为I／0文件添加探针断点6.4.11 利用图形功能观察数据6.4.12 动态显示程序和图形6.4.13 增益调节6.4.14 观察可视范围外变量6.4.15 统计代码执行时间6.5 本章小结6.6 习题第7章 TMS320C54x应用实例7.1 TMS320C54xDSP最小系统硬件设计7.1.1 系统设计要求7.1.2 系统设计方案7.1.3 系统设计与实现7.1.4 硬件测试7.2 I／0控制LED实例7.2.1 XF输出控制原理7.2.2 I／O控制LED的实现7.3 在线FLASH烧写实例7.3.1 AM291V800BFLASI.I芯片的编程方法7.3.2 在线FLASH读写的实现7.3.3 在线FLASH烧写应用测试7.4 DSP高速采样实例7.4.1 扩展高速A／D采样的应用背景7.4.2 高速A／D采样的硬件设计7.4.3 A／D采样软件设计7.5 快速傅里叶变换设计实现7.5.1 FFT原理7.5.2 FFT设计实现7.5.3 观察信号时域波形及其频谱7.6 本章小结7.7 习题第8章 TMS320C54x的外设应用编程8.1 定时器的原理与应用8.1.1 定时器的工作原理8.1.2 定时器的应用实例8.2 主机接口应用原理与实例8.2.1 主机接口应用原理8.2.2 主机接口应用实例8.3 串行通信口原理与应用8.3.1 标准同步串行口8.3.2 缓冲同步串行口8.3.3 时分多路串行口8.3.4 多通道缓冲串行口8.3.5 McBSP串行口应用实例8.4 外部I／O扩展原理与应用8.4.1 I／O空间扩展外设原理8.4.2 I／O空间扩充存储器的设计8.4.3 I／O空间扩展按键设计8.4.4 GPIO扩展8.5 本章小结8.6 习题参考文献
　　2.可靠性高　　模拟电路中的电阻、电容、电感和运算放大器等元器件的特性，都会随着环境的改变而改变，也会随着时间的改变而改变。也就是说，当时间和环境的温度、湿度、振动等条件改变时，模拟系统的性能就会发生改变，甚至可能是大的改变。与此相比，数字器件是逻辑器件，数字信号是由0和1构成的二进制数表示的，一定范围内的干扰不会引起数字值的变化。因此数字系统的抗干扰性强、可靠性高，利于数据永久稳定地保存。　　3.灵活性强　　在模拟系统中，当需要改变系统的功能时，必须重新进行系统的设计与调试，而且调试工作的难度大，非常费时费力。而对于数字信号处理系统，当需要改变系统的功能时，硬件上只需侧重更改A／D采样精度、速率，其余工作可由软件编程实现，设计灵活性非常大。例如，数字滤波器可以通过重新编程来完成低通、高通、带通和带阻等不同的滤波任务，不需要改变硬件；而模拟滤波器则必须改变其设计并重新调试，才能达到目的。　　4.易于大规模集成　　数字部件由于高度的规范性，对电路参数要求不严，因此便于大规模集成和生产。随着微电子科学与技术的发展，集成电路已经不再是数字电路的专利。近年来，出现了大量的模拟集成电路和模拟／数字混合集成电路。但从选择的种类、集成度、功能与性能、性能价格比等方面而言，它们还是不能与超大规模数字集成电路相比。DSP就是基于超大规模数字集成电路技术和计算机技术而发展起来的，其体积小、功能强、功耗小、使用灵活方便、性能价格比高，一经问世就得到了迅速的发展和广泛的应用。　　5.可获得高性能指标　　数字系统可获得高性能指标。例如，在数字的谱分析中，已能做到10叫Hz的谱分析。而模拟频谱仪在频率低端只能分析到10Hz以上的频率，且难以做到高分辨率（即足够窄的带宽）。又如，有限长冲激响应数字滤波器可实现准确的线性相位特性，而这在模拟系统中是很难达到的。　　数字信号处理的最大特点是大量复杂的处理都可以用软件来实现，并且这样的软件既可以在计算机上运行，也可以在数字信号处理器上运行。因此，数字信号处理系统功能大幅度增强，体积缩小，可靠性、稳定性提高，调试和改变系统功能方便。这也是为什么移动电话等通信电子产品的功能越来越丰富、性能越来越高，而体积却越来越小的原因。　　……
相关PDF 电子书下载
出版日期：
出版日期：
出版日期：
出版日期：
著/ 著/ 著
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：
出版日期：