jk触发器逻辑符号的逻辑功能是置0还有那些？

来源：蜘蛛抓取(WebSpider) 时间：2016-06-03 04:06 标签： jk触发器逻辑表达式
具有直接置0和置1的边沿JK触发器
查看: 632|
摘要: RD：直接（异步）置０端；SD直接（异步）置１端，
非号：低电平有效，
直接（异步）：不受ＣＰ的影响。
当取RD=0,SD=1时，触发器被置０；当取RD=1,SD=0时，触发器被置１。
图 具有直接置位的边沿JK触发器
&RD：直接（异步）置０端；SD直接（异步）置１端，
非号：低电平有效，
直接（异步）：不受ＣＰ的影响。
当取RD&=0,SD=1时，触发器被置０；当取RD&=1,SD=0时，触发器被置１。
图 &具有直接置位的边沿JK触发器
上一篇：下一篇：
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：君，已阅读到文档的结尾了呢~~
广告剩余8秒
文档加载中
D触发器的逻辑功能
触发器的分..
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
触发器的逻辑功能
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口 上传我的文档
 下载
 收藏
该文档贡献者很忙，什么也没留下。
 下载此文档
正在努力加载中...
可以通过逻辑功能转换的方法,把d、jk触发器转换为需要
下载积分：1500
内容提示：可以通过逻辑功能转换的方法，把d、jk触发器转换为需要
文档格式：PPT|
浏览次数：25|
上传日期： 00:16:55|
文档星级：
该用户还上传了这些文档
可以通过逻辑功能转换的方法,把d、jk触发器转换为需要
官方公共微信新建网页 1
实验三& 触发器逻辑功能的测试
一、实验目的
（）掌握基本触发器、触发器和触发器的逻辑功能及测试方法。
（）掌握触发器之间的功能转换方法。
二、实验原理
触发器具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态，无外加信号作用时，将维持原状态不变。因为触发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。
基本RS触发器
时，触发器保持原状态不变。
&= 2 \* GB3
②当，时，触发器被复位于“0”状态。
&= 3 \* GB3
③当，时，触发器被置位于“1”状态。
&= 4 \* GB3
④当，触发器状态不确定。基本RS触发器的特性方程为
2．D触发器
D触发器逻辑符号如图4-6-2所示，其特性方程为Q
n+1＝D（CP脉冲上升沿有效）。&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
D触发器的型号很多，常见的TTL型有74LS74（双D触发器）、74LS175（四D触发器）等；CMOS型有CD4013（双D触发器）、CD4042（四D触发器）等。本实验中采用维持阻塞双D触发器74LS74。为异步置“0”端，为异步置“1”端，D为数据输入端，CP为时钟脉冲端，Q和为输出端。
为异步置“0”端，为异步置“1”端，J、K为控制输入端，CP为时钟脉冲端，Q和为输出端。
当＝1，＝0
时，无论J、K及CP为何值，输出Q均为“1”；当＝0，
＝1时，不论J、K及CP之值如何，Q的状态均为“0”，所以、用来将触发器预置到特定的起始状态（“0”或“1”）。预置完成后，、应保持在高电平“1”，使JK触发器处于工作方式。
当＝＝1时，触发器的工作状态如下：
&= 1 \* GB3
时，触发器保持原状态。
&= 2 \* GB3
J＝0、K＝1时，在CP脉冲的下降沿到来时Q＝0，即触发器置“0”。
&= 3 \* GB3
③当J＝1、K＝0时，在CP脉冲的下降沿到来时Q＝1，触发器置“1”。
&= 4 \* GB3
④当J＝K＝1时，在CP脉冲的作用下，触发器状态翻转。
由上述关系可以得到
JK触发器的特征方程为
（CP脉冲下降沿有效）
4．T触发器和触发器
T触发器可以看成是JK触发器在J＝K条件下的特例，它只有一个控制输入端T。它的特性方程为
&&&&&&&&&&&&&&&&&&&&&&
当T触发器的控制端接固定高电平时（即T恒为1时），则上式变为，即每次CP脉冲作用后，触发器的状态必然翻转成与初态相反的状态。将这种触发器叫做触发器。
三、预习要求
（1）复习各触发器的逻辑功能，并分析实验结果。
（）复习触发器的功能转换方法。
（）熟悉实验有关芯片的功能及引脚图。
（）写出预习报告。
四、实验仪器与元器件
（）直流稳压电源台
（）型示波器台
（）集成电路
四输入与非门片
双型上升沿触发器片
双型下降沿触发器片
五、实验内容及步骤
．由与非门构成基本触发器
（）电路如图所示。使用中的两个与非门首尾相接构成基本触发器。
（）按表给定和各组状态，测量相应和的结果，分析触发器功能。
．集成触发器逻辑功能测试表基本触发器
（）为集成双触发器，其逻辑符号如图，引脚图见附录。
（）在实验板上找到芯片，使用其中的一个触发器进行实验。将其异步复位端端、异步置位端端和输入端分别接“逻辑电平输出”，时钟脉冲端接单次脉冲的“上升沿阶跃信号”，和端分别接“逻辑电平测试”。
（）检查接线无误后，分别给定、、和各输入状态，测试和的各输出状态，验证异步复位端、异步置位端的功能以及的功能，完成表。
（）根据测试结果，写出触发器的特性方程。
表触发器逻辑功能测试
注：×―表示任意状态。―单次脉冲的上升沿。―单次脉冲的下降沿。
．集成触发器逻辑功能测试
（）为集成双触发器，其逻辑符号如图，引脚图见附录。
（）将其、、Ｊ、Ｋ端分别接“逻辑电平输出”，端接单次脉冲的“上升沿阶跃信号”，和端分别接“逻辑电平测试”。
（）检查接线无误后，分别给定各输入信号状态，测出输出端和的各相应状态，验证复位端、置位端功能和功能，完成表。
（）根据测试结果，写出触发器的特性方程。
．触发器逻辑功能的转换
（）将触发器转换成型触发器
电路如图所示，和端均接高电平“”，端接“上升沿阶跃信号”，用发光二极管观测脉冲、和的变化过程，绘出完整的、和的波形。
表触发器逻辑功能测试
（）将触发器转换成触发器
电路如图所示，将触发器的两个输入端连在一起作为输入端。用发光二极管分别观测Ｔ＝和Ｔ＝时脉冲和的状态变化，并据此画出完整的和的波形。
当端输入高频“数字信号”时，可以用示波器双踪方式观测和的波形。
触发器的CP脉冲和输出信号Q的波形。
（3）回答思考题。基本RS触发器逻辑功能有哪四个
梨花未央0615
1.当R端无效(1),S端有效时(0),则Q=1,Q非=0,触发器置1.2.当R端有效(0)、S端无效时(1),则Q=0,Q非=1,触发器置0. 3.当RS端均无效时(0),触发器状态保持不变.4.当RS端均有效时(1),触发器状态不确定.
为您推荐：
其他类似问题
扫描下载二维码

我要回帖

更多关于 jk触发器逻辑表达式 的文章

 

随机推荐