捷配欢迎您!
微信扫一扫关注我们
当前位置：&>>&&>>&&>>&双核DSP片TMS320VC5421的并行引导方案
摘要：介绍了利用双核芯片TMS320VC5421的片内Bootloader程序实现并行引导的设计方案，给出了其软件及硬件的具体实现方法。
&& 关键词：TMS320VC5421；Bootloader；并行引导；Boot表；；CPLD
ＴＭＳ３２０ＶＣ５４２１１、２（以下简称ＶＣ５４２１）是ＴＩ公司推出的一款双核定点ＤＳＰ芯片，它拥有两个ＤＳＰ子系统，每个子系统都有一个ＤＳＰ核，并且均有独立的数据和程序存储空间，可以进行两核之间的通信，并且两个子系统共享一套片外。此外，每个子系统各自拥有２ｋ １６ｂｉｔ字的片内ＲＯＭ，并存储有Ｂｏｏｔｌｏａｄｅｒ程序。当ＤＳＰ芯片上电或复位时，两个ＤＳＰ核可分别启动自身独立的Ｂｏｏｔｌｏａｄｅｒ程序，以实现用户程序的上电自举。
双核ＤＳＰ自启动和单核ＤＳＰ自启动的实现方法有较大的差别，这一点在ＤＳＰ系统设计中需要特别注意。本文对双核ＤＳＰ芯片ＶＣ５４２１的引导模式进行了深入的分析和研究，给出了使用１６位并行引导模式进行双核ＤＳＰ引导的实现方案。
２ ＴＭＳ３２０ＶＣ５４２１的Ｂｏｏｔ模式
ＶＣ５４２１可提供１６位并行引导、８位并行引导和串行ＥＥＰＲＯＭ引导等三种Ｂｏｏｔ模式来实现用户程序的上电自举。
其中１６位并行引导模式是通过片外接口（ＥＭＩＦ）以ＤＭＡ方式将代码从１６－ｂｉｔ字宽的片外数据存储器搬移到片内程序存储空间；
８位并行引导模式则是通过片外存储器接口（ＥＭＩＦ）以ＤＭＡ方式将代码从８－ｂｉｔ字宽的片外数据存储器搬移到片内的程序存储空间；
而串行ＥＥＰＲＯＭ引导模式主要是通过多通道缓冲２（ＭｃＢＳＰ ２）从主设备中搬移代码并实现上电自举。
和５４系列中其它芯片不同的是，ＶＣ５４２１片内ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序并不支持ＨＰＩ、并行Ｉ／Ｏ和标准串口模式的自启动方式。在其所支持的三种ｂｏｏｔ模式中，１６位并行引导模式是最常用的。本文对这种模式进行了深入分析，给出了使用该模式进行双核ＤＳＰ程序引导的方案，并通过实验验证了该方案的正确性。&&& ２．１ 并行引导模式的选择
ＶＣ５４２１的两个ＤＳＰ核在ＤＳＰ芯片上电或复位时，到底以哪种模式实现上电自举，主要由两个核的公共引脚ＸＩＯ和各自的ＧＰＩＯ０／ＲＯＭＥＮ、ＧＰＩＯ１引脚决定。当ＸＩＯ为０（低电平）时，将不从ＲＯＭ引导，也就是说，将不使用ＶＣ５４２１片内ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序实现上电引导，而是用ＨＰＩ模式实现上电自举；当ＸＩＯ为１（高电平），ＧＰＩＯ０／ＲＯＭＥＮ为０时，将使用片外存储器中用户自己编写的Ｂｏｏｔｌｏａｄｅｒ程序实现上电自举；当ＸＩＯ为１ ＧＰＩＯ／ＲＯＭＥＮ为１ ＧＰＩＯ１为０或１时，将分别使用并行或者串行引导模式实现上电自举。因此，在实施相应的上电自举前，必须将引脚状态设置正确，以保证Ｂｏｏｔｌｏａｄｅｒ程序按预定的模式执行。Ｂｏｏｔｌｏａｄｅｒ模式的选择流程见图１。
当Ｂｏｏｔｌｏａｄｅｒ程序检测到并行引导模式时，程序将以ＤＭＡ方式从片外数据存储区的００００ｈ单元取出模式选择字（ＢＳＷ）来进一步决定是８位还是１６位的并行引导模式。１０ＡＡｈ意味着选择了１６位并行引导模式，而如果选择８位并行引导模式，取出的两个字节将是０８ｈ和ＡＡｈ。之后，程序将按照Ｂｏｏｔ表进行加载。图２是并行引导模式的选择流程。
２．２ １６位并行引导模式的Ｂｏｏｔ表
Ｂｏｏｔｌｏａｄｅｒ程序要搬移的代码必须组织成一定的格式，这就是Ｂｏｏｔ表。１６位并行引导模式的Ｂｏｏｔ表如表１所列。表1 16位并行导模式Boot表
DMA外部数据存储地址
数 据 内 容
16位并行引导标志
程序入门XPC
程序入口地址
Boot表结束
此外，需要注意的是，由于在多数程序中都有跳转指令或循环指令，所以，Ｂｏｏｔ表中的程序入口地址必须和程序的ｃｍｄ文件中分配的地址保持一致，也就是说，当在ＣＣＳ中进行调试时，如果程序Ｌｏａｄ到５０００ｈ，Ｂｏｏｔ表中的程序入口地址就应该是５０００ｈ。
２．３ Ｂｏｏｔ表的生成
Ｂｏｏｔ表可由ｈｅｘ５００格式转换工具生成，也可以自己编写一个文件格式转换程序来把．ｏｕｔ文件转换成所需的文件格式。本设计通过编写一个Ｃ＋＋程序来将．ｏｕｔ文件转换成．ｈｅｘ文件，然后再在文件的开始处增加相应的标志位和寄存器设置字，从而形成完整的Ｂｏｏｔ表。３ ＶＣ５４２１片外总线冲突的解决方案
由于ＶＣ５４２１是双核ＤＳＰ，每个核有各自的存储空间和Ｂｏｏｔｌｏａｄｅｒ程序，但两核共享一套片外总线和一个ＸＩＯ引脚。这样，当两核的复位引脚Ａ＿ＲＳ和Ｂ＿ＲＳ同时收到复位低电平信号时，将同时申请片外总线的控制权。这就造成了申请片外总线的冲突。而且Ｂｏｏｔｌｏａｄｅｒ程序总是检查该核有没有片外总线的控制权，如果没有，将循环检查直到取得片外总线的控制权。为了避免这种情况的发生，应该以合理的顺序给两个核上电。
由于ＶＣ５４２１中Ａ核带有用来控制时钟频率的锁相环电路，所以应该先对Ａ核进行复位，再启动Ａ核，然后利用Ａ核的用户程序来控制Ｂ核的复位，以实现两个核的启动。
根据系统需要，本设计使用Ａｌｔｅｒａ公司的ＣＰＬＤ芯片来产生各种控制信号。其电路连接示意图如图３所示。Ａ核的复位信号Ａ＿ＲＳ由ＣＰＬＤ芯片直接给出，并在系统上电或复位的同时对Ａ核进行复位。而Ｂ核的复位信号Ｂ＿ＲＳ则通过ＣＰＬＤ映射到ＤＳＰ的Ｉ／Ｏ空间００００ｈ地址单元的第６位：Ｂ核复位控制位（在系统复位后值为０）如图４所示。在Ａ核启动后，通过用户程序写Ｂ＿ＲＳ位可为Ｂ核提供复位信号。４ ＶＣ５４２１的并行引导自启动操作
４．１ 用户程序的搬移
两个ＤＳＰ核要完成各自的功能，执行的用户程序是不尽相同的，而且Ａ核的用户程序还要控制Ｂ核的复位，因此两个ＤＳＰ核的Ｂｏｏｔ表内容是不同的。由ＤＭＡ方式内部存储器图可知，程序空间的第０页和第１页属于Ａ核，第２页和第３页属于Ｂ核。因此，需要注意的是，当Ｂｏｏｔｌｏａｄｅｒ程序搬移用户程序时，Ａ核的用户程序要被搬移到内部程序空间的第０页上，而Ｂ核的用户程序则要被搬移到第２页上。于是Ｂ核Ｂｏｏｔ表中的程序入口ＸＰＣ和目的ＸＰＣ应被设置成０００２ｈ。
４．２ Ｂｏｏｔ表的放置
本系统用４Ｍｂｉｔ（２５６ｋ×１６）ＦＬＡＳＨ器件ＳＳＴ３９ＶＦ４００Ａ作为片外数据存储器。页选信号由ＤＳＰ通过ＣＰＬＤ给出，并且映射到ＤＳＰ中Ｉ／Ｏ空间的００００ｈ地址单元的低５位（系统复位后５位均为０，即第０页）。如图４所示。另外，此地址单元的第５位（ＣＦＧ位）是控制ＦＬＡＳＨ映射的配置位。当ＣＦＧ为０时，ＦＬＡＳＨ被映射到ＤＭＡ片外数据空间的００００ｈ，此时，Ｂｏｏｔｌｏａｄｅｒ程序可以以ＤＭＡ方式从ＦＬＡＳＨ中搬移数据并进行自启动；当ＣＦＧ为１时，ＦＬＡＳＨ被映射到ＣＰＵ片外数据空间的８０００ｈ，在这种情况下，可以通过程序向ＦＬＡＳＨ中烧写数据。因此，这一位在系统上电或复位后将被设置成０，以使Ａ核能够顺利启动。
由于两个ＤＳＰ核的Ｂｏｏｔ表内容不同，故应视Ｂｏｏｔ表的大小，将两个Ｂｏｏｔ表放到ＦＬＡＳＨ的不同页上，以便对两个核分别实行引导。本设计将Ａ核的Ｂｏｏｔ表放到第０页，将Ｂ核的Ｂｏｏｔ表放到第１页。图5&&& ４．３ 外总线控制权的释放
如图５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位为１代表相应的ＤＳＰ核取得了片外总线的控制权；而在还没有取得控制权（ＸＩＯ＿ＧＲＡＮＴ位为０）但在申请片外总线的控制权时，相应的ＸＩＯ＿ＲＥＱ位应置为１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪个核上运行，当在ＣＰＵ Ａ上运行时，读Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“０”，而当同一个程序在ＣＰＵ Ｂ上运行时，读Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位将返回到“１”。有关ＧＰＩＯ控制寄存器的其它相关位，设计时可查阅有关的参考文献１。
４．４ ＦＬＡＳＨ的烧写
笔者根据ＳＳＴ３９ＶＦ４００Ａ的资料编写了一个ＤＳＰ程序，该程序可同时将Ａ核的Ｂｏｏｔ表烧写到ＦＬＡＳＨ的第０页，而将Ｂ核的Ｂｏｏｔ表烧写到第１页。
在系统上电或复位后，Ａ核首先运行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此时ＦＬＡＳＨ的第０页映射到ＤＭＡ片外数据空间的００００ｈ地址单元），Ａ核启动后执行用户程序。用户程序首先将页选设置成第１页，这样，ＦＬＡＳＨ的第一页将被映射到ＤＭＡ片外数据空间的００００ｈ；然后，Ａ核释放片外总线控制权，并给Ｂ核发出复位信号，此时由于只有Ｂ核复位，且Ａ核已释放片外总线的控制权，因此，Ｂ核将申请到片外总线控制权，同时执行Ｂｏｏｔｌｏａｄｅｒ程序的启动以完成整个ＤＳＰ引导。完整的启动过程流程图如图６所示，下面是Ａ核的启动测试程序代码：
?ｍｍｒｅｇｓ
?ｔｉｔｌｃ ″ｔｅｓｔＬＥＤＡ″
?ｇｌｏｂａｌ ｂｅｇｉｎ
．．．．．．．．．．．．．
ｂｅｇｉｎ ｓｔｍ ＃０ｘ０００,０ｘ００６１ ;设置页选信号
ｐｏｒｔｗ ｏｘ００６１,００ｈ
ｃａｌｌ ｗａｉｔ
ａｎｄｍ ＃０ｘｆｆｃｆ,３ｃｈ ;释放片外总线
ｃａｌｌ ｗａｉｔ ; 控制权
ｓｔｍ ＃０ｘ００４１０ｘ００６１ ;给Ｂ核复位信号
ｐｏｒｔｗ ０ｘ００６１,００ｈ
ｃａｌｌ ｗａｉｔ
ｓｔｍ ＃０ｘ０００１,０ｘ００６１
ｐｏｒｔｗ ０ｘ００６１,００ｈ
ｆｌａｓｈ: ｒｓｂｓ １,ｘｆ ;发光亮
ｃａｌｌ ｗａｉｔ
ｓｓｂｘ １,ｘｆ ;灭
ｃａｌｌ ｗａｉｔ
ｂ ｆｌａｓｈ
;－－－－Ｓｕｂｒｏｕｔｉｎｅ ｔｏ ｗａｉｔ ｆｏｒ ｓｏｍｅ ｔｉｍｅ－－－－
ｗａｉｔ: ｓｔｍ ＃８０,ａｒ６
ｌｏｏｐ０: ｓｔｍ ＃３００００,ａｒ７－
ｌｏｏｐ１: ｎｏｐ
ｂａｎｚ ｌｏｏｐ１,＊ａｒ７－
ｂａｎｚ ｌｏｏｐ０,＊ａｒ６－
５　实验验证
本设计中，在ＤＳＰ的Ａ＿ＸＦ和Ｂ＿ＸＦ脚上连接两个，同时使被加载的用户程序通过循环来设置／清除这两个引脚以使两个发光二极管以不同的频率闪烁，以此来验证用户程序是否成功加载。系统上电后，两个发光二极管先后以不同的频率开始闪烁，说明ＤＳＰ的Ａ核、Ｂ核均成功地实现了上电自举。&&
[1].&TMS320VC5421&datasheet&.[2].&CPLD&datasheet&.来源:
技术资料出处:qinjuanfly
该文章仅供学习参考使用，版权归作者所有。
因本网站内容较多，未能及时联系上的作者，请按本网站显示的方式与我们联系。
【】【】【】【】
上一篇：下一篇：
本文已有(0)篇评论
发表技术资料评论，请使用文明用语
字符数不能超过255
暂且没有评论!
12345678910
12345678910
12345678910
IGBT经常被应用在各类大功率电源当中，其好坏关系到电路的性能。本文将为大家介绍在IGBT中应用会遇见的一些问题，以及解决方法。
选用有效的过流保护驱动电路
[][][][][][][][][][]
IC热门型号
IC现货型号
推荐电子百科& & 在DSP嵌入式业务系统设备中，一般采用片外FLASH自举方式来实现DSP端应用程序的加载和启动。当DSP业务系统需要更新应用程序时，则可通过仿真器连接口来控制DSP，完成DSP外围FLASH的应用程序更新。然而，对于成型、交货的设备产品，DSP业务系统板上一般不会留有JTAG口，或在机箱中很难插拔仿真器；另一方面，对已交货产品经常插拔仿真器，会对硬件设备有所损伤，使设备硬件处于非控状态。
& & 如果系统设计使用了PCI作为系统通信总线，则可以通过PCI来完成DSP业务系统应用程序的更新和加载。本设计以TI公司TMS320C6416T(简称C6416)芯片为例，来说明通过PCI总线来更新DSP系统应用程序的过程；同时本文也设计了一种C6416的上电启动方式。
& & 1 C6416的PCI特性
& & 1．1 C6416 PCI传输机理
& & C6416片内集成了PCI的控制器，通过PCI接口C6416可以完成同PCI总线上其他设备的数据交换。图1描述了C6416的结构框图。PCI接口通过E控制寄存器可以访问C6416的片内／Cache，或者通过F接口访问片外存储器。
& & 从图1可看出，PCI和EMIF接口都是通过EDMA传输控制器来与L2存储器／Cache联系的。EDMA传输控制寄存器主要用来控制L2存储器和设备外围间的数据通信，包括传输请求队列、地址产生器等；而通道控制器是用户可编程部分，用户可以设置相应的寄存器，方便的设置数据传输方式(一维、二维)、事件触发选择、传输通道选择等。
& & 所有的EDMA传输请求可以由L2控制器、HPI／PCI和EDMA通道三种渠道发出。一个传输请求一旦递交，将通过链接通道移送到传输交叉开关(TC)，在这里它将进行优先级设置与处理。请求链为请求提供了一个内在的优先机制。假定一个请求在同一中只递交一次请求，那么靠近TC的首先到达，最远的最后到达。但进入TC的请求，则会进入传输请求队列，按照队列优先级进行相应处理，如图2所示。
& & HPI／PCI自动产生传输请求来响应主机。这些请求具有Q2优先级且对用户是不可见的。HPI／PCI递交请求来进行固定模式的单一单元读、写和短数据猝发递增传输操作。
& & 1．2 C6416 PCI操作原理
& & C6416的PCI操作可以设置为：
& & 主模式写：DSP主设备通过PCI接口写数据到外部PCI从设备。
& & 主模式读：DSP主设备通过PCI接口从外部PCI从设备读数据。
& & 从模式写：外部PCI主设备通过PCI接口写数据到DSP从设备。
& & 从模式读：外部PCI主设备通过PCI接口从DSP从设备读数据。
& & 1．2．1 C6416 PCI寄存器
& & PCI接口有以下3种寄存器：PCI配置寄存器，PCI I／O寄存器和映射在DSP存储空间的PCI控制状态寄存器。前两类寄存器只能被外部主机访问，DSP从机是不能访问的；而最后一类寄存器，DSP从机是可以访问的，并利用其来完成PCI通信的控制和操作。
& & PCI配置寄存器包含标准的PCI配置信息，包括设备标识，供应商标识，版本等信息，其可以在上电复位时自动访问E2PROM进行加载或上电复位时可以通过默认值初始化。
& & PCI I／O寄存器可以被主机用来对从机进行操作和状态监控。主机通过base2存储空间来访问该类寄存器。该空间大小为16 B，有三个寄存器：主机状态寄存器(HSR)，主机-DSP控制寄存器(HDSR)和DSP页寄存器(DSPP)。
& & 1．2．2 C6416 PCI存储器映射
& & PCI端口通过3种基址寄存器可以完全访问DSP的存储器映射。
& & Base0：4 MB的可预存取空间，通过设置DSP页寄存器映射来对应所有DSP存储空间，如图3所示。可以理解为，一个4 MB大小的存储窗口，来遍历整个DSP的存储映射区，而DSP页寄存器的值则决定了这个4 MB存储窗的起始地址。如图4所示。
& & Base1：8 MB的非预取址映射。其访问起始地址固定，为0x，该存储空间映射为DSP片内寄存器。如图5所示。
& & Base2：PCI 16 B I／O寄存器，上已介绍。
& & 上电后PCI主机将遍历整个PCI总线，建立一棵PCI总线树，然后对每个PCI总线树上的结点(设备)进行上述3个基地址的分配。利用这3个基地址，PCI主机即可以访问PCI总线上的从设备的全部存储空间。
& & 1．2．3 PCI中断
& & 如果设置了PCIIEN对应的中断使能位，当对应的中断源产生，DSP将进入中断状态。所有的中断事件对应于一个CPU中断：DST。可以通过PCIIS中断源寄存器来判断产生中断的中断源。
& & 1．2．4 PCI引导
& & PCI接口支持从PCI总线引导DSP启动。当其他设备从复位状态唤醒后，CPU被复位。在此期间，PCI主机可以尽可能的通过PCI初始化DSP内存。当PCI主机完成所需要的初始化工作，则向I／O寄存器HDCR．DSPINT位写1，使DSP核退出复位。DSP则从地址0处开始运行。值得注意是的是，当C6416使用PCI引导方式时，需要通过硬件设置来配置DSP上电逻辑选择PCI引导模式。
& & 2 利用PCI总线来更新系统软件的设计
& & 2．1 应用程序的数据格式生成
& & 通过DSP的开发平台S，可以把编写的应用程序编译、链接成．out文件。该文件包含了应用程序的各个段的数据，如text段，cinit段，const段，switch段等。这些段是CCS的编译器把所写的C语言编译成汇编语言，然后生成COFF目标文件，再链接实时动态库和静态库生成DSP核可执行的COFF文件，提供给C6416使用。但是该文件不可直接被FLASH识别，同时也不可被C语言所识别。
& & CCS提供了一个实用工具hex6x．exe来完成．out文件的转换。该工具可以把．out文件的COFF数据格式转换成16进制的ASCII码数据格式文件．hex。然后利用TI公司提供的hex2aray．exe工具，把生成的．hex文件转换成C语言能够识别的数据数组格式文件．h。
& & hex6x．exe工具的使用可以直接在的cmd中调用命令。如下：
& & hex6x-a-o firm．hex filename．out
& & 也可以创建一个命令文件来存放命令行操作和输入、输出文件命，以被hex6x．exe所调用。
& & filenamc．out
& & -o firm．hex
& & 生成的．hex文件都是以ASCII格式所保存。利用hex2aray．exe工具则可以完成ASCII码到16进制数据的转换。利用该工具生成的．h文件把所有数据段的数据顺次存放在一个数组中，这样则可以被C语言所访问。
& & 本设计中在CCS生成．out的文件夹中，加入了上述两个工具，然后创建了一个命令文件c6416_test．cmd，来输入hex6x．exe．所需要的命令行；创建了一个批处理文件c6416_test．bat，来综合调用两个工具，代码如下：
& & hex6x c6416_test．cmd
& & hex2aray-i c6416_test．hex-o c6416_test．h2．2 PCI上电直接加载应用程序到DSP存储空间对于PCI总线上的从DSP设备，如果没有片内或片外FLASH，则PCI主机在上电时可以直接把从DSP设备的应用程序数据写到DSP的片内RAM或片外RAM，然后指定DSP PC指针运行的起始地址。而从DSP设备应用程序的数据应当存放在PCI主机的系统存储设备中(如片外FLASH，电子盘等)。
& & 首先通过调试编译DSP的应用程序，完成所有功能需求，生成C6416可执行的．out文件；然后利用上述工具，生成．out文件所对应的．h文件，该文件中数组的内容，则是应用程序的代码数据；接着通过硬件管脚控制，来使DSP处于PCI引导方式，并利用DSPPCI从写模式，在系统上电后，主机把．h中的数据传输到指定的C6416程序存储空间；最后向I／O寄存器HDCR．DSPINT位写1，使DSP核退出复位，C6416则从0地址开始运行。
& & 上述流程中有一个关键问题，就是在进行PCI数据传输时，存放数据的地址如何确定。这些地址表示的是应用程序各个数据段、代码段在C6416中运行时所存放的位置，其由应用程序中的．cmd文件指明。在应用程序．out生成后，可以查看．map文件来清楚的获知各个段的存放地址。可以用．map文件来明确主机PCI数据发送的具体地址，手动输入各个段存放的起始地址。然而，此方法主要用于程序调试和测试，当应用程序发生变化，主机的PCI传输程序也需要变化；此外如果使用了DSP／，．out文件会包含很多的代码段、数据段，手动输入将是一个很繁琐的工作。hex6x．exe工具有一个命令-boot，利用该命令生成的数据包含了系统程序的入口地址c_int00和各个段的起始地址、段的长度。利用这些信息，可以很方便的使用程序把各个段的数据写入到指定的C6416存储空间中，避免了繁琐的手动输入操作。由于当DSP退出复位后，PC指针是从0地址开始运行，如果数据段和代码段是存放在片外RAM时，则需要在0地址存放一段指针跳转语句，使PC指针跳转到片外RAM，继续运行。
& & 2．3 利用PCI总线完成从DSP设备外围FLASH应用程序的更新更多的嵌入式设备中，从DSP设备都接有外围的FLASH等ROM设备，用来存放DSP运行的应用程序。这样一方面可以减少PCI主机存储空间的压力，同时可以提高从机的启动速度。
& & 2．3．1 C6416的FLASH启动方式
& & C6416的启动方式是由硬件逻辑来决定，通过EMIFB地址总线上的BEA[19：18]两个管脚的上拉、下拉来决定引导配置。[0，1]：主机引导(HPI或PCI)；[1，0]：EMIFB 8bit宽FLASH引导。
& & 当选择FLASH启动时，C6416的引导逻辑决定了，从FLASH的0地址开始，将会拷贝1 KB的数据到C6416片内RAM的0～1KB位置，然后C6416的PC指针将从片内RAM的0地址开始运行。那么对于所要启动的应用程序的大小一般都是大于1 KB，因此可以利用二级引导来完成C6416的程序加载。所谓二级引导，是指在应用程序的工程中，写一段bootload程序，该程序主要完成EMIF接口的配置，和应用程序从FLASH向C6416存储器搬移的工作。程序应当利用．cmd文件，来为bootload代码分配存储空间，其空间地址范围应该是0～1 KB。同时烧写bootload到FLASH时，应当烧写到0～1 KB的空间范围内。当系统上电，FLASH中的0～1 KB数据自动搬移到C6416片内RAM 0～1 KB，然后PC指针从0开始运行，此时EMIFA和EMIFB将被配置，允许C6416可以访问片外RAM和片外FLASH；然后完成从FLASH到存储器(片内或片外RAM)的代码段、数据段数据搬移；最后设置PC指针跳转到应用程序的入口地址c_int00来初始化C语言环境，从而开始运行应用程序。Bootload程序应该用汇编来完成，因为它是在C语言环境初始化之前被执行，此时C6416是不识别C语言的语言符号的。
& & 2．3．2 C6416从机的启动模式设计
& & 编写一个C6416的程序，该程序完成FLASH到片外SDRAM的数据拷贝。而拷贝的数据则是C6416具体要完成的业务任务。同时该程序包含了Bootload程序，用来完成上电后的1 KB FLASH数据搬移。见图6。
& & 第一步：当C6416上电后，首先自动完成A搬移操作，&Bootload程序&将被搬移到C6416片内RAM的0起始地址，后开始运行该段代码，该段代码是利用汇编语言编写，其在C语言库初始化前被执行；第二步：&Bootload程序&的运行将会配置C6416的EMIF寄存器，使能片外SDRAM，同时使B搬移操作完成：&程序选择搬移代码&将被搬移到C6416片内RAM，并从程序入口地址开始执行该代码段；第三步：&程序选择搬移代码&的执行将对业务代码进行选择，查看需要加载&业务代码1&还是&业务代码2&，把选择的业务代码搬移到片外SDRAM中，完成C搬移操作或D搬移操作，然后从程序入口地址开运行，从而被选中的业务代码将被执行。
& & 其中&程序选择搬移代码&是一段由C语言编写的C6416启动辅助代码。该段代码主要完成了业务代码的选择和搬移工作。应用用户可以在C6416片外FLASH中存放多个业务代码，通过串口、PCI总线等接口向C6416发送业务代码选择命令，在&程序选择转移代码&中，对该命令进行分析，根据协议选择所指定的业务代码。当选择了所需的业务代码，就需要完成代码的FLASH到C6416存储器的搬移。由于业务代码是利用上述的hex6x．exe和hex2aray．exe工具所生成的16进制数据，其包含了业务代码各个段的起始地址、段长和段数据，因此需要利用&程序选择搬移代码&来完成业务代码的解析，并把各个段从FLASH搬移到指定的C6416存储空间中。最后把程序指针指定到程序的入口地址，即可运行业务代码。该启动方式的设计有助于在实际应用中针对不同的设备和需求选择不同的业务应用代码，同时也有助于FLASH中的业务代码的更新。
& & 2．3．3 利用PCI总线更新FLASH中的业务代码
& & 当成型的设备需要对固化在DSP外围FLASH中的业务代码进行更新时，应该在DSP上运行FLASH烧写程序，把业务代码烧写到FLASH中。本设计利用PCI启动方式，通过上位机来启动C6416运行FLASH烧写程序，完成业务代码的FLASH烧写。利用上述的C6416从机启动模式，可以很容易的发现，当需要完成FLASH软件更新时，只需要更新&业务代码&即可，而&Bootload&和&程序选择搬移代码&不需要变更。如此业务代码更新就很方便，因为其只需要考虑程序应用上的变换，而不需要过多的考虑程序代码、数据段地址分配的问题，更不需要考虑C6416特有的仅1 KB数据上电自动搬移所带来的麻烦。具体步骤如图7所示。
& & 第一步：根据C6416外围所选的FLASH特性，来编写其代码烧写程序。在该程序中把需要更新的业务代码作为常量数据包含到工程中的eonst段中。
& & 第二步：利用hex6x．exe和hex2aray．exe工具来将FLASH烧写程序转换成C语言可以识别的16进制数组数据；第三步：选择C6416为PCI主机启动模式，主机利用PCI总线将转换为16进制的烧写程序数据搬移到C6416片内存储器；第四步：主机把C6416 I／O空间寄存器HDCR．DSPINT位置1，使C6416退出复位，开始运行。
& & 当C6416运行了烧写程序，便把const段中的待更新业务软件数据烧写到FLASH指定的地址上。如此便完成了FLASH的业务软件的更新。
& & 3 结语
& & 本文介绍的利用PCI总线更新DSP业务系统应用程序的设计，完全摆脱了JTAG口的制约，利用具有高速数据通信特性的PCI总线，针对包含外围FLASH和不包含外围FLASH的DSP业务系统，实现了应用程序的更新。
& & 特别对于含有外围FLASH的DSP业务系统，本文设计的DSP启动方式和FLASH应用程序更新流程，能高效地完成应用程序的更新，同时实现了DSP启动时应用程序加载的选择。
本网站试开通微、小企业商家广告业务；维修点推荐项目。收费实惠有效果！欢迎在QQ或邮箱联系！
试试再找找您想看的资料
资料搜索：
查看相关资料 & & &
　　　同意评论声明
　　　发表
尊重网上道德，遵守中华人民共和国的各项有关法律法规
承担一切因您的行为而直接或间接导致的民事或刑事法律责任
本站管理人员有权保留或删除其管辖留言中的任意内容
本站有权在网站内转载或引用您的评论
参与本评论即表明您已经阅读并接受上述条款
copyright & &广电电器(中国梧州) -all right reserved& 若您有什么意见或建议请mail: & &
地址： 电话：(86)774-2826670&