怎样有钱才能加入民建党吗使用ChipScope 加入被优化掉的信号

来源：蜘蛛抓取(WebSpider) 时间：2017-08-11 03:03 标签： 怎样才能增强wifi信号
品牌厂商：
看过本文的还是看过
热门品牌排行榜
相关词条：
相关词条：
4460LLYBB0
品牌：INTEL
IS63LV1024L-12JL
品牌：ISSI
LBZX84C13LT1G
封装：SOT-23
K4T1G084QF-BCF8
品牌：SAMSUNG
MURS120T3G
品牌：INFINEON
封装：SOT223
品牌：PHILIPS
封装：DIP8
MBRF10100FCT-E3
品牌：VISHAY
封装：TO-220
芯片TMS320F28035PN
德州仪器TLV320AIC2
系统端电池计量元件
30安培的肖特基二极
美国德州仪器7AM 17
RT7237ANGSP 转换器
IXFN34N100主营一级求问为什么在使用chipscope的时候时钟连不上？ - FPGA|CPLD|ASIC论坛 -
中国电子技术论坛 -
最好最受欢迎电子论坛!
后使用快捷导航没有帐号？
Hot [活动]
求问为什么在使用chipscope的时候时钟连不上？
16:26:57　　
& & 最近在尝试使用chipscope对波形信号进行抓取，然后在网上找来点资料来看，有2个方法实现一种是使用 IP Core Generator，一种是使用chipscope Inserter。& & & & 使用 IP Core Generator的时候，抓取波形没问题，可以通过chipscope看到信号。
& & 但是如果使用chipscope Inserter这种方法的时候，就不行了。完全触发不了。
& & 于是我怀疑是不是在使用chipscope Inserter的时钟没有把时钟连接好，我使用的是Virtex-7，使用了差分信号输入（V-7貌似没有全局时钟输入，于是选择了差分信号的系统时钟。）在chipscope的时序时钟和v文件的时钟连接时，应该选择哪个时钟？我把下图中的时钟都连接了一篇（那个clk-out是PLL的输出时钟），波形还是没触发（一直是0）
& &&&所以我是哪里出错了吗？？ 我用Core Generator在代码中例化后，使用chipscope是可以看到波形的。
QQ图片28.png (20.34 KB, 下载次数: 0)
16:26 上传
10:29:56　　
这个好高大上啊，没有用过哦
等待验证会员
17:16:11　　
PCB在线计价下单
板子大小：
板子数量：
PCB 在线计价
你好，想问一下您的这个问题怎样解决的
工程师职场
Powered by请教：chipscope观察ISE设计好的工程，为什么能看得模块很少，主模块和几个关键子模块都看不了? - 知乎4被浏览296分享邀请回答11 条评论分享收藏感谢收起Chipscope信号无法找到的解决方案==
热门型号：
&&&当前位置：
Chipscope信号无法找到的解决方案
用户名：GoldSunMonkey
注册时间： 10:10:00
Chipscope信号无法找到的解决方案
?为了调试逻辑,现在很少再将FPGA中的信号引出,通过示波器或者逻辑分析仪来观察,更多的是在工程中生成stp或者cdc文件,通过signalTAP或者chipscope这两个工具来调试.
但我们发现,有时候在chipscope中很难找到你预期的信号,这往往是被综合器优化掉了,或者更改了信号名.我发现有效的方法是在源代码中加上约束语句,这样就不用对代码做大的改动.
为了观察sys_rst信号,sys_rst往往是组合逻辑,如果在chipscope中很难找到.我们先将 sys_rst用采样时钟打一拍,输出为sys_rst_d.
if sys_clk'event and sys_clk='1' then
sys_rst_d <= sys_
然后在信号定义下面加上
attribute keep
attribute keep of sys_rst_d
: signal is &true&;
这样在chipscope中很容易就能找到sys_rst_d 信号.
在Verilog中:
只需将需要监测的信号输出到port,然后加上约束就行.
rx_sof_det_out /* synthesis syn_keep = 1 */;
rx_eof_det_out /* synthesis syn_keep = 1 */
用户名：AutoESL
注册时间： 10:20:00
嗯,很是用的一个技巧
用户名：jakfens
注册时间： 10:28:00
将来可能用到
用户名：GoldSunMonkey
注册时间： 10:38:00
用户名：dan_xb
注册时间： 12:58:00
用户名：GoldSunMonkey
注册时间： 13:15:00
用户名：bityoung
注册时间： 22:37:00
output& && && & rx_sof_det_out /* synthesis syn_keep = 1 */;需要加上” /* */ “？这不是把里面的内容注释掉了 吗？
用户名：huabaas
注册时间： 12:06:00
有多学到一点东东了 哈哈
用户名：GoldSunMonkey
注册时间： 13:48:00
output& && && & rx_sof_det_out /* synthesis syn_keep = 1 */;需要加上” /* */ “？这不是把里面的内容注释掉了 吗？
bityoung 发表于
用户名：yeueodt
注册时间： 13:49:00
很佩服猴版呀
用户名：yeueodt
注册时间： 13:49:00
总分享这么好的资料 跟领导说下 加薪吧 不能白分享
用户名：GoldSunMonkey
注册时间： 15:48:00
总分享这么好的资料 跟领导说下 加薪吧 不能白分享
yeueodt 发表于
用户名：GoldSunMonkey
注册时间： 15:49:00
很佩服猴版呀
yeueodt 发表于
用户名：anqier1
注册时间： 21:11:00
用户名：ertu
注册时间： 15:52:00
看看猴版的帖子 感觉好专业哦
用户名：ertu
注册时间： 15:52:00
问下猴版 你业余时间爱钻研什么呢
用户名：GoldSunMonkey
注册时间： 15:54:00
anqier1 发表于
用户名：GoldSunMonkey
注册时间： 15:55:00
问下猴版 你业余时间爱钻研什么呢
ertu 发表于
用户名：GoldSunMonkey
注册时间： 15:55:00
看看猴版的帖子 感觉好专业哦
ertu 发表于
用户名：C、R。
注册时间： 19:40:00
原来如此。。
用户名：duthongbin
注册时间： 14:24:00
18# GoldSunMonkey
邪恶的联想ing
用户名：zhongxon
注册时间： 10:30:00
这个确实很实用，观察寄存器也行
reg [7:0]&&xx& &&&/* synthesis syn_keep = 1 */
这样，这个寄存器xx，就可以用Chipscope观察。
用户名：liwsx
注册时间： 11:48:00
跟着猴哥，
就是好　，　有肉吃　　　　　
用户名：sunmax
注册时间： 18:50:00
热门型号：

我要回帖

更多关于 怎样才能增强wifi信号 的文章

 

随机推荐