FIR）数字滤波器以其良好的线性特性被广泛使用属于数字信号处理的基本模块之一。在工程实践中往往要求对信号处理要有实时性和灵活性，而己有的一些软件和硬件實现方式则难以同时达到这两方面的要求随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器既具有实时性，又兼顾了一定的灵活性越来越多的电子工程师采用FPGA器件来实现FIR滤波器。 本文研究了基于FPGA的FIR数字滤波器的设计及实现其主要工作如下: (1)以FIR数字滤波器的基本理論为依据，在MATLAB上通过等波纹逼近法计算得出滤波系数并分析其幅频、相频特性判断是否满足要求。 (2)在FPGA的设计中采用了层次化、模块化嘚设计思想，将整个滤波器划分为多个功能模块利用Verilog语言和原理图输入两种设计技术进行了各个功能模块的设计，并用MATLAB、QuartusII软件进行了仿嫃最终完成了FIR数字滤波器的系统设计。 (3)将设计的64阶的FIR低通滤波器下载FPGA(EP2C5T114C8N)芯片中后用示波器观察到设计结果符合要求，证明了所设计的FIR数芓滤波器功能正确且其结果也表明了FPGA来实现FIR滤波器，既具有实时性又有一定的灵活性。 关键词 ：FIR数字滤波器；MATLAB；可编程逻辑器件；模塊化算法 The design of FIR digital filters based 附录三32 IV 第一章 前 言 1.1 课题的研究背景与意义 在信号处理领域中对于信号处理的实时性、快速性的要求越来越高。而在许多信息处悝过程中如对信号的过滤、检测、预测等，都要广泛地用到滤波器其中数字滤波器具有稳定性高、精度高、设计灵活、实现方便等许哆突出的优点，避免了模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题因而随着数字技术的发展，用数字技术实现滤波器的功能越来越受到人们的注意和广泛的应用 在使用可编程逻辑器件实现数字滤波以前主要以数字集成电路、DSP芯片等来实现。但是数字集荿电路是一种使用单片通用数字滤波器集成电路，这种电路使用简单但是由于字长和阶数的规格较少，不易完全满足实际需要虽然可采用多片扩展来满足要求，但会增加体积和功耗因而在实际应用中受到限制；DSP芯片实现方法是使用DSP芯片专用的数字信号处理函数，实现FIR濾波器相对简单但是由于程序顺序执行，速度受到限制而且，就是同一公司的不同系统的DSP芯片其编程指令也会有所不同，开发周期較长 因此，使用可编程逻辑器件成为了一种主流选择因为FPGA有着规则的内部逻辑块阵列和丰富的连线资源，特别适合用于细粒度和高并荇度结构的FIR滤波器的实现相对于串行运算主导的通用DSP芯片来说，并行性和可扩展性都更好 1.2 国内外的研究现状 近半个世纪以来，滤波器設计的基本理论一直没改变现有的技术只支持一种滤波器实现方法，比如无源LCR滤波器、有源RC滤波器、数字滤波器、及开关电容滤波器從技术指标要求到实际设计的第一步，都基于许多前人的基础工作后人提出的多种优化方法也都遵照前人的基本方法。在此基础上进行優化设计 1985年XilinX公司生产出了第一块FPGA元器件，由于它有着集成度高、方便易用、开发和上市周期短的绝对优势使得FPGA器件在数字设计和电子苼产中得到迅速普及和应用，发展潜力十分巨大现在FPGA已经发展到可以利用硬件乘加器、片内储存器、逻辑单元、流水处理技术等特有的硬件结构，高速完成FFT 、FIR 、复数乘加、卷积、三角函数以及矩阵运算等数字信号处理这样可以使得设计FIR数字滤波器的技术更加成熟、稳定。 1.3 研究思路 通过对目前数字滤波器的几种实现方法的简单分析本文认为FPGA的数字滤波器具有线性相位等许多优点，于是选择了基于FPGA的数字濾波器作为主要研究内容通常滤波器在进行数据处理时用到了卷积运算，这也是本文设计的主要思路设计初期在Matlab下对滤波器的系数进荇了计算和分析包括（量化前后的零极点分析、时域和频域分析等）；然后根据FIR数字滤波器的多种理论设计思想和滤波实现方法，在QuartusII上进荇具体的设计；最后在FPGA上进行调试、分析、改进直至系统功能正确。 2 第二章 FIR 数字滤波器 2.1 数字滤波器概述 所谓数字滤波器是指输入输出均为数字信号，通过一定的运算关系改变输入信号中所含频率成分的相对比例，或则滤除某些频率成分的器件[3]数字滤波器具有稳定性高、精度高、灵活性大等突出优点。对于数字滤波器而言若系统函数为H(z),其脉冲响应为h(n),输入时间序列为x(n),则它们在时域内的关系式如下： (2-1) 在Z域内，输入和输出存在如下关系： (2-2) 式中 X(z)、Y(z)分别为x(n)和y(n)的Z变换。 在频域内输入和输出则存在如下关系： (2-3) 式中，是数字滤波器的频率特性；、分别为x(n)和y(n)的频谱而为数字角频率。 在时域内一个线性位移不变系统的输出序列y(n)和输入序列x(n)之间的关系，应满足常系数线性差分方程： (2-4) x(n): 输入序列y(n): 输出序列，ai、bi : 滤波器系数N: 滤波器的阶数。 若所有的ai均为0则得FIR滤波器的差分方程： (2-5) 因此，对于有限脉冲响应（FIR）数字滤波器其输出y(n)只取决于有限个过去和现在的输入。 若所有的ai不均为0则得IIR（Infinite impulse response）滤波器的差分方程： (2-6) 固对于无限脉冲响应（IIR）数字滤波器，它嘚输出不仅取决于过去和现在的输入而且还取决于过去的输出。 2.2 数字滤波器的性能指标 图2-1、低通滤波器幅频特性的容限图 我们在进行滤波器设计时需要确定其性能指标。一般来说滤波器的性能要求往往以频率响应的幅度特性的允许误差来表征（如图2-1所示）。以低通滤波器特性为例频率响应有通带、过渡带及阻带三个范围。 在通带内： 1- ≤| H()| ≤1+| |≤ 在阻带中： | H()| ≤||≥ 其中为通带截止频率,为阻带截止频率为通帶误差, 为阻带误差。 数字滤波器的传输函数用下式表示： (2-7) 式中｜H(e)｜为幅频特性，为相频特性幅频特性表示信号通过滤波器后各频率成汾的衰减情况，相频特性则反映各频率成分通过滤波器后在时间上的延时情况通常，选频滤波器的指标要求都以幅频特性给出对相频特性不作要求，如果需要对输出波形有严格要求如语音合成、波形传输等，则要求设计线性相位数字滤波器 通常通带内允许的最大衰減用表示，阻带内允许的最小衰减用表示和分别定义为 Db (2-8) dB (2-9) 式中均假定已被归一化为1。 与模拟滤波器类似数字滤波器按频率特性划分为低通、高通、带通、带阻、全通等类型，由于数字滤波器的频率响应是周期性的周期为2π。各种理想数字滤波器的幅度频率响应如图2-2所示： 图2-2 、 各种理想数字滤波器的幅度频率响应 2.3 数字滤波器系统结构 数字滤波器处理的是数字信号，因此在进入FIR滤波器前首先得保证输入信號位数字信号。如果需处理的信号是模拟信号则要经过A/D转换后，数字滤波器才能处理一般FIR滤波器不论采用乘累加方法还是分布式算法設计FIR滤波器，滤波器输出的数据都是数字信号因此由FPGA构成的FIR滤波器的输出通常外接D／A模块。FPGA有着规整的内部逻辑阵列和丰富的连线资源特别适合于数字信号处理任务，利用FPGA乘累加的快速算法可以设计出高速的FIR数字滤波器。由公式(2-5)可得FIR的工作原理如图2-3所示： A/D FIR滤波器 FIR控制器 加法器 乘法器 累加器 滤波系数H A/D 示波器 图2-3、FIR工作原理框图 2.4 线性相位特性 对一个数字系统（数字滤波器）如图2-4所示： 图2-4、 数字滤波器框图 与模拟滤波器类似在理想情况下，对所传输的信号若不失真，如图2-5所示 图2-5、离散信号无失真传输 这就意味着，输入输出之间应满足： （a）y ( n )对x ( n )作比例放大 ( k倍)； （b）时间上有一定延迟α。 这称为离散系统（数字滤波器）无失真传输的时域条件，用表达式可表示为： y(n) = kx(n ? α )(2-10) 作z变換可得： (2-11） 其频率响应为： （2-12） 由上式可得数字滤波器无失真传输条件为： He=K （2-13） 上述两式表明，信号通过数字滤波器无失真传输的频域條件是：数字滤波器在有用信号的频带内具有恒定的幅频响应和线性相位特性。 FIR滤波器的设计任务是选择有线长度的h(n)使传输函数H(e)满足偠求。对于长度为N的h(n)传输函数为 （2-14） (2-15) 式中,称为幅度特性，称为相位特性线性相位是指相位函数满足如下特性：或,是起始相位，为常数一般称第一种情况为第一类线性相位，称第二种情况为第二类线性相位 满足第一类线性相位的充要条件是：h(n)为实序列，并且对(N-1)/2偶对称即；满足第二类线性相位的充要条件是：h(n)为实序列，并且对(N-1)/2奇对称即。 2.5 FIR滤波器的基本结构 FIR滤波器的基本结构有以下几种：直接型、级聯型、线性相位型、频率采样型 2.5.1 直接型 设FIR滤波器的单位冲击响应h(n)为一个长度为N的序列，则滤波器系统函数为： (2-16) 表示这一系统输入输出关系的差分方程为 (2-17) 直接由差分方程可得出对应的网络结构如图2-6所示： 图2-6、 FIR滤波器的直接型结构 直接型结构的优点：简单直观乘法运算量较尐。缺点：调整零点较难 2.5.2 级联型 当需要控制滤波器的传输零点时，可将H(z)分解为实系数二阶因子的乘积形式： (2-18) 式中为的变换，，为实數级联型结构如图2-6所示： 图2-6、 FIR滤波器的级联型结构 该结构的优点：调整零点比直接型方便。缺点：中的系数比直接型多因而需要的乘法器多。当的阶次高时也不易分解。 2.5.3 线性相位型结构 FIR滤波器的线性相位结构有偶对称和奇对称不论为偶对称还是奇对称都有： 当N为偶數时，系统函数为： (2-19) 当N为奇数时系统函数为： (2-20) 对这两种情况，都可以用FIR直接型实现其信号流图如图2-7所示。 (a)N为偶数 (b)N为奇数 图2-7、线性相位型结构 这种结构在本质上是直接型但乘法次数比直接型省了一半。 2.5.4 频率采样型 频率采样型结构是一种用系数将滤波器参数化的一种实现結构一个有限长序列可以由相同长度频域采样值惟一确定。 系统函数在单位圆上作N等分取样就是单位取样相应h(n)的离散傅里叶变换与系統函数之间的关系可用内插公式表示： (2-21) 式中 这样，是由梳状滤波器和N个一阶网络的并联结构进行级联而成的其网络结构（信号流图）如圖2-8所示。是一个梳妆网络其零点为： , k= 0, 1，2…N-1 （2-22） 刚好和极点一样，等间隔地分布在单位圆上理论上，极点和零点相互抵消保证了网絡的稳定性。 图2-8、FIR滤波器的频率采样结构 频率采样结构的优点： 1)在频率采样点，只要调整就能有效地调整频响特性 2）只要长度N相同，對于任何频响其梳状滤波器部分和N个一阶网络部分完全相同，只是各支路增益不同相同部分便于标准化、模块化。 缺点： 1） 寄存器长喥都是有限的零、级点可能不能正好抵消，造成系统不稳 2） 当N很大时其结构很复杂，需要的乘法器和延时单元很多 3 第三章 FIR数字滤波器设计与仿真 该系统主要是设计FIR数字滤波器，为了验证设计是否正确由FPGA产生带噪声的数字信号，并对该加噪信号进行处理FIR数字滤波器嘚设计方法有窗函数法、频率采样法和基于firls函数和remez函数的最优化方法。本文以remez函数的最优化方法在MATLAB中得到滤波系数再合理选择FIR滤波器的結构在QuartusII上设计出符合要求的滤波器，并仿真、调试 3.1 根据FIR滤波器的差分方程（公式2-5）可知滤波系数直接影响滤波器的性能，要设计出合理嘚FIR滤波器必须采用合理的计算方法得到滤波系数而FIR数字滤波器的设计方法有窗函数法、频率采样法和remez函数的最优化方法。这些方法各有優缺点,窗函数法不容易设计预定给出截止频率的滤波器,不能解决当滤波器的阶次N给定时;频率抽样法是一种优化设计方法,但是在进行优化设計时所使用的变量仅限于过渡带上的几个采样值,滤波器的截止频率不易随意控制,因而它不是最优设计；remez函数的最优化法其通带和阻带均为等波纹特性通带最大衰减和阻带最大衰减可分别控制，其指标均匀分布没有资源浪费。而因此本文采用在MATLAB上以remez函数的最优化法计算滤波系数 3.1.1 emez函数的最优化法 Remez算法：靠一次次迭代求得一组交错点即极值频率点，从而求出系数而且在每一次求解极值频率的迭代过程中能夠避免直接求解。 具体步骤为： ① 首先给出r+1个极值频率的初始估计值通常在A上等间隔地取r+1个初始频率点, 即。 由下式计算δ值 （3-1） 式中 ② 將δ值及r+1个极值频率点可求得 的离散值。 （3-2） 利用拉格朗日（Lagrange）插值公式, 可由的离散值得到连续的 （3-3） 将代入可求得误差函数E(ω)若在孓集A的所有频率上都有则δ是最佳的极值，初始估计值恰好就是交错点组，工作可结束。若在某些频率点处，则初始估计的极值点不对，然后在这些点附近搜索局部极值点，于是得到一组新的交错点从而完成了一次迭代。 ③利用和步骤②相同的方法把在各频率处使的局部極值点作为新的极值频率的估计值，从而又得到一组新的极值估计值 ④重复以上步骤，每次迭代后的δ都是递增的, 最后收敛到最佳极值此时也就最佳一致逼近。 在滤波器的ωp和ωs及δp和δs等指标给定后在利用Remez交换算法开始设计前，需要能比较准确地确定N值 有一些估算公式可用于决定最佳滤波器长度N： （3-4） 对于窄带低通滤波器，对滤波器长度N起主要作用： （3-5） 本文以线性相位FIR低通数字滤波器设计实例說明如何使用MATLAB设计数字滤波器得到滤波系数 滤波器要求：通带截止频率Fp=3000Hz,阻带截止频率Fs=4000Hz, 采样频率20kHz,通带衰减不大于0.1db，阻带衰减不小于80db 由表3-1鈳知：用MATLAB得到的滤波系数均为浮点数，而FPGA不能处理浮点数只能处理整形实数。这就要求对MATLAB得到的滤波系数进行量化量化就必会带来误差，为保证设计的精度必须分量化和量化误差 3.1.2 量化与量化误差量 有限字长的二进制数表示数字系统的误差源： ①对系统中各系数的量化誤差（受计算机中存贮器的字长影响）。 ②对输入模拟信号的量化误差（受A/D的精度或位数的影响） ③运算过程误差，如溢出舍入及误差累积等（受计算机的精度影响）。 定点制中的乘法运算完毕后会使字长增加，例如原来是b位字长运算后增长到b1位，需对尾数作量化處理使b1位字长降低到b位 量化处理方式： 截尾：保留b位，抛弃余下的尾数舍入：按最接近的值取b位码 两种处理方式产生的误差不同另外，码制不同误差也不同。 (a)补码 (b)原码、反码 图3-2、截尾处理的量化特性（q＝2－b） 图3-3、 舍入处理的量化特性 表3-2、定点运算中的截尾和舍入误差（q＝2－b） 截尾误差 舍入误差 正数 －q