请问一下ep4ce6e22c8n手册这个altera的芯片的lvds支持多少速度？我要用lvds接口驱

来源：蜘蛛抓取(WebSpider) 时间：2016-02-21 01:21 标签： ep4ce6e22c8n原理图
fpga_lvds小结_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
fpga_lvds小结
上传于||文档简介
&&f​p​g​a​_​l​v​d​s​很​好​的​小​节
阅读已结束，如果下载本文需要使用
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩14页未读，继续阅读
你可能喜欢LVDS接口详解_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
LVDS接口详解
上传于||文档简介
&&液​晶​电​视​常​用​L​V​D​S​信​号​与​接​口​详​解
阅读已结束，如果下载本文需要使用
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩7页未读，继续阅读
你可能喜欢基于Altera FPGA的LVDS配置应用一例
基于Altera FPGA的LVDS配置应用一例
[摘要：转载自：/ilove314/blog/587_83020.html 基于Altera FPGA的LVDS设置装备摆设运用一例 正在特权同砚宣布专文《Cyclone III的LVDS接心注重事项》后，很多网友收邮件扣问LVDS详细运用的一]
转载自：/ilove314/blog/587_83020.html
基于Altera FPGA的LVDS配置应用一例
&&&&&&&& 在特权同学发表博文《Cyclone III的LVDS接口注意事项》后，不少网友发邮件询问LVDS具体应用的一些问题。这些网友，归根到底，估计是文档看得太少了，或许还缺少动手实践的摸索。做原型开发的知识储备，无外乎两种方式，要么理论，要么实践。理论上前面说的文档是一方面，但是说理论不要被文档框住了，以为理论就是书本和文字。其实换一个角度来理解理论，你也可以认为是间接获得知识的手段，包括一些可用的论坛资源、博文资源，甚至FAE资源等等。不要金口难开，发个邮件打个电话，可能那些吃这个饭的FAE们一句话就帮你搞定问题了。当然了，在你什么都没搞明白前，还是不建议你一通瞎问。比较合适的方式是先自己去消化官方提供的文档，然后动手实践过程中实在是遇到百思不得其解的问题时再通过请教他人的方式得以解决。
&&&&&&&& 而可能很多&菜鸟&百思不得其解的是文档到底从哪里找，茫茫网络浩如烟海，找个对口文档岂非易事？呵呵，其实，这个文档正可谓&众里寻他千百度，蓦然回首，那人却在灯火阑珊处&。瞧，有心的朋友早已发现这个不是秘密的秘密了。当我们使用Quartus II的MegaWizard选择并进入某个IP核的配置界面后，如图1所示，我们总能够在右上角看到一个名为&Documentation&的按钮，他就是传说中的&灯火阑珊处&了，点击后有两个二级子按钮，&On the Web&指向三级菜单的两个网络链接，&altlvds_tx Megafunction User Guide&则直接链接打开本地的帮助文档。
&&&&&&&& 关于文档，除此以外，特权同学比较习惯的做法是在Quartus II handbook或Help中搜索关键词，如这里的altlvds_tx或LVDS，从而找到相关内容的介绍说明。在实践前，这些理论知识的储备是必须的，否则咱的&高楼&很可能就是建立在&空穴&之上，指不定哪天就像咱上海前些年那座莲花河畔景苑一样在风雨过后居然楼体完整的&体面&倒下了。
&&&&&&&& 这里的altlvds_tx/ altlvds_rx实际上不过是一个并串/串并转换器而已，但由于LVDS速度比较高，而且接口上使用了差分信号，所以不是用户随便用逻辑就能&模拟&出来的，因此势必要有官方在FPGA器件上硬件级和Quartus II上软件级的双重支持。那么到用户这边，一切都变得&傻瓜&化配置操作了，而用户真正要关心的，只是要实现的LVDS接口的时序需求，并把这些需求都转化为IP核配置上的参数。
&&&&&&&& 下面简单的说一下整个IP核的配置和例化使用。具体的配置说明还望大家仔细研究官方的User Guider，特权同学这里的一些内容充其量不过是一个简化版的快速入门教程。
如图2所示，先创建一个新的ALTLVDS核，然后进入相关配置页面。
&&&&&&&& 参数设置共有3个配置页面，分别如图3、图4和图5所示。
&&&&&&&& 如图3所示，这里选择LVDS transmitter，然后设置3个LVDS通道（channels）；每个通道对应7个解串因子，即7并1串处理。最下面的Use External PLL如果勾选上，则这个IP核内的其他两个配置页面不可设置，用户的时序频率方面的配置主要在外部的PLL时钟上下文章了；若不勾选上，我们接着来看后面两个配置页面。
&&&&&&&& 如图4所示，在Frequency/PLL settings中，需要配置好LVDS串行数据传输速率（此处为245Mbps），而输入时钟速率通常为LVDS串行传输速率除以解串因子得到（245/7=35）。其他几个选项一般使用默认设置，大家可以参考altlvds_tx Megafunction User Guide中有详细说明。
&&&&&&&& 如图5所示，Transmitter settings中有多个Transmitter outclock配置选项，主要是LVDS输出时钟与输出差分信号的时钟以及相位设置，具体如何配置还是需要根据用户本身这个LVDS信号的传输需求而定。
&&&&&&&& 配置完成后，可以在工程目录下的*_inst.v中找到新配置IP核的例化模板，本实例如下：
lcdlvds&&&&& lcdlvds_inst (
&&&&&&&& .pll_areset ( pll_areset_sig ),
&&&&&&&& .tx_in ( tx_in_sig ),
&&&&&&&& .tx_inclock ( tx_inclock_sig ),
&&&&&&&& .tx_out ( tx_out_sig ),
&&&&&&&& .tx_outclock ( tx_outclock_sig )
&&&&&&&& );
这些信号接口的简单说明如下，方向为相对于LVDS内部模块而言。
pll_areset
异步复位信号，复位LVDS内部所有计数器
待解串的数据，3个通道的7bit即21bit
tx_inclock
传输PLL的输入参考时钟，即设置好的35MHz
LVDS输出数据
tx_outclock
LVDS输出时钟
&&&&&&&& 最后，在管脚分配时，需要选择I/O Standard为LVDS，然后会自动参数另一个*(n)的配对差分管脚，如图6所示。
感谢关注 Ithao123精品文库频道，是专门为互联网人打造的学习交流平台，全面满足互联网人工作与学习需求，更多互联网资讯尽在 IThao123!
Laravel是一套简洁、优雅的PHP Web开发框架(PHP Web Framework)。它可以让你从面条一样杂乱的代码中解脱出来；它可以帮你构建一个完美的网络APP，而且每行代码都可以简洁、富于表达力。
Hadoop是一个由Apache基金会所开发的分布式系统基础架构。
用户可以在不了解分布式底层细节的情况下，开发分布式程序。充分利用集群的威力进行高速运算和存储。
Hadoop实现了一个分布式文件系统（Hadoop Distributed File System），简称HDFS。HDFS有高容错性的特点，并且设计用来部署在低廉的（low-cost）硬件上；而且它提供高吞吐量（high throughput）来访问应用程序的数据，适合那些有着超大数据集（large data set）的应用程序。HDFS放宽了（relax）POSIX的要求，可以以流的形式访问（streaming access）文件系统中的数据。
Hadoop的框架最核心的设计就是：HDFS和MapReduce。HDFS为海量的数据提供了存储，则MapReduce为海量的数据提供了计算。
产品设计是互联网产品经理的核心能力，一个好的产品经理一定在产品设计方面有扎实的功底，本专题将从互联网产品设计的几个方面谈谈产品设计
随着国内互联网的发展，产品经理岗位需求大幅增加，在国内，从事产品工作的大部分岗位为产品经理，其实现实中，很多从事产品工作的岗位是不能称为产品经理，主要原因是对产品经理的职责不明确，那产品经理的职责有哪些，本专题将详细介绍产品经理的主要职责
IThao123周刊

我要回帖

更多关于 ep4ce6e22c8n原理图 的文章

 

随机推荐