存储器实验报告_中华文本库
第1页/共15页
一、实验设计方案
??实验框图
??文字说明
实验原理：实验原理框图如图实验原理图所示，原理框图中的地址计数器PC可以接收数据开关产生数据，该数据作为地址信息发送到总线；也可以自动加1计数（用于连续读/写操作）产生地址信息。 地址寄存器AR，存放即将访问的存储单元的地址。两组发光二极管显示灯中一组显示存储单元地址；另一组显示写入存储单元的数据或从存储单元读出的数据。写入存储器的数据是由二进制开关设置并发送到总线上的。
存储器芯片中有片选信号menmenab，其值为1时则RAM被选中，可以对其进行读/写操作，反之则RAM未被选中，不能对其进行读写操作。存储器芯片还有两个读/写控制端（RD、WE）；片选信号有效
第1页/共15页
寻找更多 ""当前位置： >
下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器，M为主存，AR为主存地址寄存器，DR为数据缓冲，寄存器，ALU由加减控制信号决定完成何种操作，控制信号G控制的是一门电路。另外，线上标注有控制信号，如Yi表示Y寄存器输入控制信息，标注R2i和R20分别表示寄存器R2的输入/输出控制信号，其他未标沣的线为直通线。现有&SUBR2 R0&指令完成R2&(R2R0)的功能操作，假如该指令已放入PC中，请写出该指令的指令周期流程，并列出相应的微程序控制信号序列。
所属学科：
试题类型：主观题
所属知识点：
试题分数：11.0 分
暂未组卷。
暂无学习笔记。
&&&&&&&&&&&&&&&希赛网 版权所有 & &&君，已阅读到文档的结尾了呢~~
计算机组成原理实验报告,计算机组成原理实验,计算机组成原理,组成原理实验报告,计算机组成原理 pdf,计算机组成原理视频,计算机组成原理试题,计算机组成原理ppt,计算机组成原理题库,计算机组成原理论文
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
计算机组成原理实验报告
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口zhi122366's Blog
字号：大 中 小
二,实验要求 1.按实验中心安排的时间到指定实验室上课,不许迟到,缺席.有特殊原因不能在原安排时间来实验时,须提前一天通知实验老师. 2.做实验时,严禁带电操作,即所有接线,改线和拆线操作不能在带电的状态下进行,并注意防止导线堵塞插孔.实验箱通电状态下,除按键和开关以外的芯片等其它元器件,不要用手随意触摸电路板. 3.实验中若发生异常情况应立即切断电源,并向教师报告,查明原因,避免再次发生类似情况. 4.认真完成每次实验的各项任务,实验结果必须经教师检查.教师对实验内容提问,并对完成者记录. 5.爱护实验设备,保持实验室清洁. 6.实验完毕,请整理好实验设备后再离开实验室. 2. 实验目的,任务(内容). 3. 记录和分析实验结果,用理论知识分析实验过程中遇到的故障和问题,并写出分析说明. 4. 解答思考题. 2第一部分 实验设备 TEC―4计算机组成原理实验系统 TEC―4计算机组成原理实验系统由北京邮电大学计算机学院,清华同方教学仪器设备公司,深圳拓普威电子技术有限公司联合研制.它是一个8位计算机模型实验系统,可用于大专,本科,硕士研究生计算机组成原理课程,计算机系统结构课程的教学实验,对提高学生的动手能力,提高学生对计算机整体和各组成部分的理解,提高学生的计算机系统综合设计能力都会有很大帮助. 一,TEC―4计算机组成原理实验系统特点 1.计算机模型简单,实用,运算器数据通路,控制器,控制台各部分划分清晰. 2.计算机模型采用了数据总线和指令总线双总线体制,能够实现流水控制. 3.控制器有微程序控制器或者硬布线控制器两种类型,每种类型又有流水和非流水两种方案. 4.寄存器堆由1片ispLSI1016组成,运算器由1片ispLSI1024组成,设计新颖. 5.实验台上包括了1片在系统编程芯片ispLSI1032,学生可用它实现硬布线控制器. 6.该系统能做运算器组成,双端口存储器,数据通路,微程序控制器,中断,CPU组成与机器指令执行,流水微程序控制器,硬布线控制器,流水硬布线控制器等多种实验. 7.电源部分采用模块电源,重量轻,具有抗电源对地短路能力. 8.采用自锁紧累接接线方式,接线可靠. 二, TEC―4计算机组成原理实验系统的组成 TEC―4计算机组成原理实验系统由下述六部分组成: 1.控制台 2.数据通路 3.控制器 4.用户自选器件试验区 5.时序电路 6.电源部分 下面分别对各组成部分予以介绍. 三, 电源 电源部分由一个模块电源,一个电源插座,一个电源开关和一个红色指示灯组成.电源模块通过四个螺栓安装在实验台下面.它输出+5V电压,最大负载电流3安培,内置自恢复保险功能,具有抗+5V对地短路能力.电源插座用于接交流220伏市电,插座内装有保险丝.电源开关用于接通或者断开交流220伏市电.当电源模块输出+5V时,点亮+5V红色指示灯. 3四, 时序发生器 时序发生器产生计算机模型所需的时序.时序电路由一个1MHz晶体振荡器,2片GAL22V10(U6和U7)组成,位于控制存储器的右边.根据本机设计,执行一条微指令需要4个时钟周期T1,T2,T3,T4,执行一条指令通常需要取指,送操作数,运算,写结果四个节拍,因此本机的基本时序如下: 图中,MF是晶体振荡器产生的1MHz基本时钟,T1,T2,T3,T4是数据通路和控制器中各寄存器的时钟脉冲,印制板上已将它们和有关的寄存器连接.T1,T2,T3,T4既供微程序控制器时使用,也供硬布线控制器使用.W1,W2,W3,W4只供硬布线控制器作指令节拍信号使用. 五, 数据通路 数据通路的设计是TEC―4计算机组成原理实验系统最有特色的部分.首先它采用了数据总线和指令总线双总线形式,使得流水实验能够实现.它还使用了大规模在系统可编程器件作为运算器和寄存器堆,使得设计简单明了,可修改性强.数据通路位于实验系统的中部.图4 是数据通路总体图,下面介绍图中个主要部件的作用. 1. 运算器ALU 运算器ALU由一片ispLSI1024(U47)组成,在选择端S2,S1,S0控制下,对数据A和B进行加,减,与,直通,乘五种运算,功能如下: 表1 运算器功能表 选 择 S2 S1 S0 操 作 0 0 0 A & B 0 0 1 A & A(直通) 0 1 0 A + B 0 1 1 A - B 1 0 0 A(低4位) X B(低4位) MFT1T2T3T4W1W2W3W4图3 基本时序图4进位C只在加法运算和减法运算时产生.加运算中,C表示进位;减运算中,C代表借位.加,减运算产生的进位(借位)在T4的上升沿送入C寄存器保存.与,乘,直通操作不影响进位C的状态,即进位C保持不变. 当ALU_BUS = 1时,运算结果送往数据总线DBUS.加,减运算产生的进位(借位)C与控制台的C指示灯相连. 2.DR1和DR2 DR1和DR2是运算操作数寄存器,DR1和ALU的B数据口相连,DR2和ALU的A数据口相连.DR1和DR2各由2片74HC298(U23,U24,U21,U22)组成.U23是DR1的低4位,U24是DR1的高4位;U21是DR2的低4位,U22是DR2的高4位.当M1=0 且LDDR1=1 时,在T3的下降沿,DR1接收来自寄存器堆B端口的数据;当M1=1 且LDDR1=1 时,在T3的下降沿,DR1接收来自数据总线D_BUS的数据.当M2=0 且LDDR2=1 时,在T3的下降沿,DR2接收来自寄存器堆A端口的数据;当M2=1 且LDDR2=1 时,在T3的下降沿,DR2接收来自数据总线DBUS的数据. ALUDR1DR2MUX1MUX2RFERM1M2S2S1S0T4RS1,RS0WR1,WR0RD1,RD0WRD(T2)SW_BUS#LDER(T4)AR2MUX3AR1RAM数据端口指令端口CERCEL#LRW(T3)LDAR2(T2)M3LDAR1(T4)AR1_INCIARIAR_BUS#LDIARPCALU2R4MUX4LDR4(T2)M4IRLDIR(T4)C,INTQRS1,RS0控制器INSDBUSC控制信号LDPC(T4)RD1,RD0WR1,WR0...LDDR2(T3)DBUSDBUSLDDR1(T3)RS_BUS#ALU_BUSSW0―SW7图4 数据通路总体图B端口A端口PC_ADDA端口B端口53.多端口通用寄存器堆RF 多端口通用寄存器堆RF由1片ispLSI1016(U32)组成,它的功能和MC14580类似.寄存器堆中包含4个8位寄存器(R0,R1,R2,R3),有三个控制端口.其中两个端口控制读操作,一个端口控制写操作,三个端口可同时操作.RD1,RD0选择从A端口读出的寄存器,RS1,RS0选择从B端口读出的寄存器,WR1,WR0选择被写入的寄存器.WRD 控制写操作.当WRD = 0时,禁止写操作;当WRD = 1 时,在T2的上升沿将来自ER寄存器的数据写入由WR1,WR0 选中的寄存器. A端口的数据直接送往操作数寄存器DR2,B端口的数据直接送往操作数寄存器DR1.除此之外,B端口的数据还通过1片74HC244(U15)送往数据总线DBUS.当RS_BUS# = 0时,允许B端口的数据送到数据总线DBUS上;当RS_BUS# = 1时,禁止B端口的数据送到数据总线DBUS. 4.暂存寄存器ER 暂存寄存器ER(U14)是1片74HC374,主要用于暂时保存运算器的运算结果.当LDER = 1时,在T4的上升沿,将数据总线DBUS上的数据打入暂存寄存器ER.ER的输出送往多端口通用寄存器堆RF,作为写入数据使用. 5.开关寄存器SW_BUS 开关寄存器SW_BUS(U38)是1片74HC244,用于将控制台开关SW7―SW0的数据送往数据总线DBUS.当SW_BUS# = 1时,禁止开关SW7―SW0的数据送往数据总线DBUS;当SW_BUS# = 0时,允许开关SW7―SW0的数据送往数据总线DBUS. 6. 双端口存储器RAM 双端口存储器由一片IDT7132(U36)及少量附加控制电路组成.IDT7132是2048字节的双端口静态随机存储器,本机实际使用256字节.IDT7132两个端口可同时进行读,写操作.在本机中,左端口的数据连接数据总线DBUS,可进行读,写操作,右端口数据和指令总线INS连接,输出到指令寄存器IR,作为只读端口使用.存储器IDT7132有6个控制引脚:CEL#,LRW,OEL#,CER#,RRW,OER#.CEL#,LRW,OEL#控制左端口读,写操作,CER#,RRW,OER#控制右端口读,写操作.CEL#为左端口选择引脚,低有效,为高时禁止左端口操作;LRW为高时,左端口进行读操作,LRW为低时,左端口进行写操作;OER#为低时,将左端口读出的数据放到数据总线DBUS上.CER#,RRW,OER#控制右端口读,写操作的方式与CEL#,LRW,OER#控制左端口读,写操作的方式类似,不过右端口读出的数据放到指令总线上而不是数据总线上.本机设计中,OER#已固定接地,RRW固定接高电平,CER#由CER反相产生.当CER=1 时,右端口读出数据,并放到指令总线INS上;当CER=0 时,禁止右端口操作.左端口的OEL#由LRW经反相产生,不需单独控制.当CEL#=0且LRW=1时,左端口进行读操作;当CEL#=0且LRW=0时,在T3的上升沿开始进行写操作,将数据总线DBUS上的数据写入存储器. 7. 地址寄存器AR1和AR2 地址寄存器AR1(U37)和AR2(U27,U28)提供双端口存储器的地址.AR1是1片GAL22V10,具有加1功能,提供双端口存储器左端口的地址.AR1从数据总线DBUS接收数据.AR1的控制信号是LDAR1和AR1_INC.当AR1_INC = 1 时,6在T4的上升沿,AR1的值加1;当LDAR1 = 1时,在T4的上升沿,将数据总线DBUS的数据打入地址寄存器AR1.AR2由2片74HC298组成,有两个数据输入端,一个来自程序计数器PC,另一个来自数据总线DBUS .AR2的控制信号是LDAR2和M3.M3选择数据来源,当M3 = 1 时,选中数据总线DBUS;当M3 = 0 时,选中程序计数器PC.LDAR2控制何时接收地址,当LDAR2 = 1时,在T2的下降沿将选中的数据源上的数据打入AR2. 8. 程序计数器PC,地址加法器ALU2,地址缓存器R4 程序计数器PC,地址加法器ALU2,地址缓存器R4联合完成三种操作:PC加载,PC+1,PC+D.R4是一个由2片74HC298(U25,U26)构成的具有存储功能的两路选择器.当M4 = 1时,选中数据总线DBUS;当M4 = 0,从指令寄存器IR的低4位IR0―IR3接收数据.当LDR4 = 1时,在T2的下降沿将选中的数据打入R4.ALU2由1片GAL22V10(U17)构成,当PC_ADD = 1 时,完成PC 和IR低4 位的相加,即PC加D.程序计数器PC是1片GAL22V10(U18),当PC_INC =1时,完成PC+1;当PC_ADD =1 时,与ALU2一起完成PC+D的功能;当LDPC=1时, 接收从ALU2 和 R4来的地址,实际是接收来自数据总线DBUS的地址,这些新的程序地址在T4的上升沿打入PC寄存器. 9. 指令寄存器IR 指令寄存器IR是一片74HC374(U20).它的数据端从双端口存储器接收数据(指令).当LDIR = 1时,在T4的上升沿将来自双端口存储器的指令打入指令寄存器IR保存.指令的操作码部分送往控制器译码,产生各种所需的控制信号.大多数情况下,指令的操作数部分应连到寄存器堆(用户自己连接),选择参与运算的寄存器.在某些情况下,指令的操作数部分也参与新的PC的计算. 表2 机器指令格式 指令格式 名 称 助记符 功 能 IR7 IR6 IR5 IR4IR3 IR2 IR1 IR0加法 ADD Rd,Rs Rd+Rs-&Rd 0 0 0 0 RS1 RS0 RD1 RD0减法 SUB Rd,Rs Rd-Rs-&Rd 0 0 0 1 RS1 RS0 RD1 RD0乘法 MUL Rd,Rs Rd*Rs-&Rd 0 0 1 0 RS1 RS0 RD1 RD0逻辑与 AND Rd,Rs Rd&Rs-&Rd 0 0 1 1 RS1 RS0 RD1 RD0存数 STA Rd,[Rs] Rd-&[Rs] 0 1 0 0 RS1 RS0 RD1 RD0取数 LDA Rd,[Rs] [Rs]-&Rd 0 1 0 1 RS1 RS0 RD1 RD0无条件转移 JMP [Rs] [Rs]-&PC 1 0 0 0 RS1 RS0 X X条件转移 JC D 若C=1则 PC+D-&PC 1 0 0 1 D3 D2 D1 D0停机 STP 暂停运行 0 1 1 0 X X X X中断返回 IRET 返回断点 1 0 1 0 X X X X开中断 INTS 允许中断 1 0 1 1 X X X X关中断 INTC 禁止中断 1 1 0 0 X X X X7本实验系统设计了12条基本的机器指令,均为单字长(8位)指令.指令功能及格式如表2所示.表2中的X代表随意值,RS1,RS0指的是寄存器堆的B端口选择信号RS1,RS0,RD1,RD0指的是寄存器堆的A端口选择信号RD1,RD0,不过由于运算结果需写回,因此它也同时指WR1,WR0,用户需将它们对应连接.另一点需说明的是,为了简化运算,指令JC D中的D是一个4 位的正数,用D3 D2 D1 D0表示. 实验系统虽仅设计了12条基本的机器指令,但代表了计算机中常用的指令类型.必要时用户可扩充到16条指令或者重新设计指令系统. 10.中断地址寄存器IAR 中断地址寄存器IAR(U19)是一片74HC374,用于保存中断发生时的断点地址.它直接使用LDIAR信号作为时钟脉冲.当IAR_BUS# = 0时,它将断点地址送到数据总线DBUS上,以便用控制台上的数据指示灯观察断点地址. 以上介绍了数据通路的基本组成.数据通路所需的各控制信号,除了T1,T2,T3,T4已在印制板上连接好以外,其余的控制信号在数据通路的下方都有插孔引出,实验时只要将它们和控制器产生的对应信号正确连接即可.实验中提供的电路图上,凡引出,引入线端带有短粗黑标记的信号,都是需要用户自己连接的信号. 六, 控制器 控制器位于本实验系统的中上部,产生数据通路操作所需的控制信号.出厂时,提供了一个微程序控制器,使用户能够进行基本的计算机组成原理实验.在进行流水微程序控制器实验,硬布线控制器实验和流水硬布线控制器实验等课程设计时,用户可设计自己的控制器,部分或者全部代替出厂时提供的控制器.图5是控制器的框图. 74HC273DECORDERIR7― IR4CSWASWBINTQu_A0― u_A5JUMPCLR#T1uD0― uD5uA0― uA5 P0― P3INTSINTCM4LDERLRWWRDM1S0S1S2u_A0― u_A5图5 控制器框图NC0NC1NC2NC3NC4TJJ1SWC81. 控制存储器 控制存储器由5片28C64(U8,U9,U10,U11,U12)组成.28C64是电擦除的可编程ROM,存储容量为8K字节,本实验系统仅使用了128字节.微指令格式采用全水平型,微指令字长35位.其中顺序控制部分10位:后继微地址μA0―μA5,判别标志P0,P1,P2,P3;操作控制字段25位,全部采用直接表示法,用于控制数据通路的操作. 标志位P3和控制台开关SWB,SWA结合在一起确定微程序的分支,完成不同的控制台操作.标志位P2与指令操作码(IR的高4位IR4,IR5,IR6,IR7)结合确定微程序的分支,转向各种指令的不同微程序流程.标志位P1标志一条指令的结束,与中断请求信号INTQ结合,实现对程序的中断处理.标志位P0与进位标志C结合确定微程序的分支,实现条件转移指令. 操作控制字段25位,全部采用直接表示法,控制数据通路的操作.在设计过程中,根据微程序流程图进对控制信号行了适当的综合与归并,把某些在微程序流程图中作用相同或者类似的信号归并为一个信号.下面列出微程序控制器提供的控制信号.信号名带后缀#者为低电平有效,否则为高电平有效. INTS 置中断允许标志INTE为1. INTC 清除中断允许标志INTE. LDIR(CER) 为1时,允许对IR加载,此信号也可用于作为双端口存储器右端口选择CER. LDPC(LDR4) 为1时,允许对程序计数器PC加载,此信号也可用于作为R4的加载允许信号LDR4. PC_ADD 为1时,进行PC+D操作. PC_INC 为1时, 进行PC+1操作. M4 当M4 = 1时,R4从数据总线DBUS接收数据;当M4=0时,R4从指令寄存器IR接收数据. LDIAR 为1时,对中断地址寄存器IAR加载. LDAR1(LDAR2) 为1时,允许对地址寄存器AR1加载,此信号也可用于作为允许对地址寄存器AR2加载. AR1_INC 为1时,允许进行AR1+1操作. M3 当M3 = 1时,AR2从数据总线DBUS接收数据;当M3 = 0时,AR2从程序计数器PC接收数据. LDER 为1时,允许对暂存寄存器ER加载. IAR_BUS# 低有效,为0时将中断地址寄存器IAR送数据总线DBUS. SW_BUS# 低有效,为0时将控制台开关SW7―SW0送数据总线DBUS. RS_BUS# 低有效,为0时将寄存器堆RF的B端口送数据总线DBUS. ALU_BUS 为1时,将ALU中的运算结果送数据总线DBUS. CEL# 低有效,为0时允许双端口存储器左端口进行读,写操作. LRW 当LRW = 1且CEL# = 0时,双端口存储器左端口进行读操作;当LRW = 0且CEL# = 0时,双端口存储器左端口进行写操作. WRD 为1时,允许对寄存器堆RF进行写操作. LDDR1(LDDR2) 为1时允许对操作数寄存器DR1加载.此信号也可用于作为对操作数寄存器DR2加载. M1(M2) 当M1 = 1时,操作数寄存器DR1从数据总线DBUS接收数据;当M1 = 0时,操作数寄存器DR1从寄存器堆RF接收数据.此信号也可用于作为操作数寄存器DR2的数据来源选择信号. S2,S1,S0 选择运算器ALU的运算类型. TJ 暂停微程序运行. NC0,NC1,NC2 备用 ,NC3,NC4 上述控制信号连同时序电路提供的时序,控制信号位于控制器的下边. 92.微地址寄存器μAR(74HC273) 微地址寄存器μAR(74HC273)对控制存储器提供微程序地址.当CLR# = 0时,将其复位到零,使微程序从000000B地址开始执行.在T1的上升沿将新的微程序地址μD0―μD5打入微地址寄存器μAR.控制台开关SWC直接连到74HC273,作为 D6,用于实现读寄存器操作KRR. 3.跳转开关JUMP 这是一组6个跳线开关(J1).当用短路子将它们连通时,微地址寄存器μAR从本实验系统提供的微程序地址译码电路得到新的微程序地址μD0―μD5.当他们被断开时,用户提供自己的新微程序地址μD0―μD5.这样用户能够使用自己设计的微程序地址译码电路. 4.微程序地址译码电路DECORDER 微程序地址译码电路DECORDER产生后继微程序地址,它由2片74HC32(U2,U3)和2片74HC08(U4,U5)构成.微程序地址译码电路数据来源是: 控制存储器产生的后继微程序地址μA0―μA5,控制存储器产生的标志位P0―P3,指令操作码IR4―IR7,进位标志C,中断请求标志INTQ,控制台方式标志位SWA,SWB. 七,控制台 控制台位于TEC―4计算机组成原理实验系统的下部,主要由若干指示灯和若干拨动开关组成,用于给数据通路置数,设置控制信号,显示各种数据使用. 1.SW7―SW0 数据开关,直接接到数据通路部分的数据总线DBUS上,用于向数据通路中的器件置数.开关拨到上面位置时输出1,拨到下面位置时输出0.SW7是最高位,SW0是最低位. 2.K15―K0 双位拨动开关.开关拨到上面位置时输出1,拨到下面位置时输出0.实验中用于模拟数据通路部分所需的电平控制信号.例如,将K0与LDDR1连接,则K0向上时,表示置LDDR1为1;K0向下时,表示置LDDR1为0. 3.数据指示灯D7―D0 8个红色发光二极管,用于显示数据总线DBUS或者指令寄存器IR的状态.D7是最高位,D0是最低位.双位开关IR/DBUS拨到IR位置时,显示指令寄存器IR的状态;双位开关IR/DBUS拨到DBUS位置时,显示数据总线DBUS状态. 4.地址指示灯A7―A0 8个绿色发光二极管,用于显示双端口存储器的地址寄存器内容.A7是最高位,A0是最低位.双端口存储器IDT7132有两个地址端口,地址寄存器AR1提供左端口地址A7L―A0L,地址寄存器AR2提供右端口地址A7R―A0R.当双位开关AR2/AR1拨到AR1位置时,显示地址寄存器AR1的内容;当双位开关AR2/AR1拨到AR2位置时,显示地址寄存器AR2的内容. 105.微地址指示灯μ_A5―μ_A0 6个黄色发光二极管,用于显示控制存储器的地址μ_A5―μ_A0.μ_A5是最高位,μ_A0是最低位. 6.其他指示灯P3,P2,P1,P0,IE,C 6个黄色发光二极管用于显示P3,P2,P1,P0,IE,C的值.P3,P2,P1,P0是控存的微代码位,用于条件分支产生下一个微地址.C是加,减运算时产生的进位值.IE是中断允许标志.当IE = 1时,允许中断;当IE = 0时,禁止中断. 7.微动开关CLR#,QD,INTR 这三个微动开关用于产生CLR#,QD,INTR单脉冲.按一次按钮CLR#,产生一个负的单脉冲CLR#,对全机进行复位,使全机处于初始状态,微程序地址置为000000B.CLR#到时序和控制器的连接已在印制板上实现,控制存储器和数据通路部分不使用复位信号CLR#.按一次QD按钮,产生一个正的QD启动脉冲.QD和时序部分的连接已在印制板上实现.按一次INTR按钮,产生一个正的单脉冲,可用于作为中断请求信号.INTR到时序部分的连接已在印制板上实现.这三个单脉冲都有插孔对外输出,供用户设计自己的控制器和时序电路时使用. 8.单步,单拍,单指开关DB,DP,DZ DB(单步),DP(单拍),DZ(单指)是三种特殊的非连续工作方式.当DP = 1时,计算机处于单拍方式,按一次QD按钮,每次只执行一条微指令,发送一组T1,T2,T3,T4时序脉冲.当DZ = 1时,计算机处于单指方式.单指方式只对微程序控制器适用.在单指方式下,按一次QD按钮,计算机执行一条指令.当DB = 1时,机器处于单步方式.单步方式只对硬布线控制器适用.在单步方式下,按一次启动按钮QD,发送一组W1,W2,W3,W4时序脉冲.在使用硬布线控制器时,每条指令需要一组W1,W2,W3,W4时序脉冲,因此单步方式实际上是硬布线控制器下的单指方式.DB,DP,DZ这三个双位开关,任何时刻都只允许一个开关置1,决不允许两个或三个开关同时置1.当DB=0 且DP=0 且DZ=0时,机器处于连续工作方式. 9.控制台方式开关SWC,SWB,SWA 控制台方式开关SWC,SWB,SWA定义了TEC―4计算机组成原理实验系统的五种工作方式.在出厂时提供的标准控存中,五种工作方式定义如下: SWC SWB SWA 工作方式 0 0 0 PR,启动程序 0 0 1 KRD,读双端口存储器 0 1 0 KWE,写双端口存储器 0 1 1 KLD,加载寄存器堆 1 0 0 KRR,读寄存器堆 在按CLR#按钮复位后,根据SWC,SWB,SWA选择工作方式. PR是启动程序方式.在此方式下,首先在SW7―SW0指定启动地址,按启动按钮QD后,启动程序运行. 11KRD是读双端口存储器方式.在此方式下,(1)首先在SW7―SW0置好存储器地址;按QD按钮,则将此地址打入地址寄存器AR1,并读出该地址存储器内容到数据总线DBUS.(2)每按一次QD按钮,地址寄存器AR1加1,并读出新地址存储器内容到数据总线DBUS.依次进行下去,直到按复位按钮CLR#为止. KWE是写双端口存储器方式.在此方式下,(1)首先在SW7―SW0置好存储器地址;按QD按钮,则首先将此地址打入地址寄存器AR1,然后等待输入数据.(2)在SW7―SW0置好数据,按QD按钮,首先写数据到AR1指定的存储器单元,然后地址寄存器AR1加1,等待新的输入数据.依次进行下去,直到按复位按钮CLR#为止. KLD是加载寄存器堆方式.此方式用于对寄存器堆加载.(1)首先在SW7―SW0置好存储器地址,按QD按钮,则将此地址打入地址寄存器AR1和地址寄存器AR2.(2)在SW7―SW0置好数据,数据的低2位D1,D0为寄存器堆中的寄存器号,按一次QD按钮,则写数据到AR1指定的存储器单元;然后将写入的数据从右端口读出,并送入指令寄存器IR.(3)在SW7―SW0置好数据,该数据为写入寄存器的数据,寄存器号由IR低2位指定.按QD按钮,则首先将此数据写入寄存器ER,然后将ER中的数据写入指定的寄存器.(4)返回(2),依次进行下去,直到按复位按钮CLR#为止. KRR是读寄存器堆方式.此方式用于读寄存器堆中的寄存器.(1)首先在SW7―SW0置好存储器地址,按QD按钮,则将此地址打入地址寄存器AR1和地址寄存器AR2.(2)在SW7―SW0置好数据,数据的D3,D2位为寄存器堆中的寄存器号,按一次QD按钮,则写数据到AR1指定的存储器单元;然后将写入的数据从右端口读出,并送入指令寄存器IR.同时将IR3,IR2指定的寄存器送往数据总线DBUS.拨动开关IR/DBUS可看到IR的值和IR指定的寄存器的值.(3)返回(2),依次进行下去,直到按复位按钮CLR#为止. 八, 用户自选器件试验区 本计算机组成原理实验系统提供了一个用户自选器件试验区,供流水微程序控制器实验,硬布线控制器实验,流水硬布线控制器实验使用.自选器件试验区包括了1个ispLSI1032器件及下载插座,把PC机和下载插座用出厂时提供的下载电缆相连,在PC机上运行ispEXPERT软件,即可对ispLSI1032器件编程和下载.利用ispLSI1032器件,可满足这三个实验中应用的逻辑电路需要.另外,为了增加灵和性,用户自选器件试验区还提供了10个双列直插插座,其中包括2个24引脚插座,3个20引脚插座,2个16引脚插座,3个14引脚插座. 除此之外,TEC―4计算机组成原理实验系统中还提供了3个接地点,供用示波器和万用表测试时使用. 12第二部分 实验教程 实验一 运算器组成实验 一,实验目的 (1)掌握算术逻辑运算加,减,乘,与的工作原理. (2)熟悉简单运算器的数据传送通路. (3)验证实验台运算器的8位加,减,与,直通功能. (4)验证实验台的4位乘4位功能. (5)按给定数据,完成几种指定的算术和逻辑运算. 二,实验电路 图6示出了本实验所用的运算器数据通路图.ALU由1片ispLSI1024构成.四片4位的二选一输入寄存器74HC298,构成两个操作数寄存器DR1和DR2,用来保存参与运算的数据.DR1接ALU的B数据输入端口,DR2接ALU的A数据输入端口.ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7―DBUS0上,进位信号C保存在ispLSI1024内的一个D寄存器中.当实验台下部的IR/DBUS开关拨到DBUS位置时,8个红色发光二极管指示灯接在数据总线DBUS上,可显示运算结果或输入数据.另有一个指示灯C显示运算器进位信号状态.由ispLSI1024构成的8位运算器的运算类型由选择端S2,S1,S0选择,功能如表3所示: 表3 运算器运算类型选择表 选 择 S2 S1 S0 操 作 C的状态 0 0 0 A & B 保持不变 0 0 1 A & A(直通) 保持不变 0 1 0 A + B 进位 0 1 1 A ― B 借位 1 0 0 A(低4位) × B(低4位) 保持不变 进位C只在加法运算和减法运算时产生,与,乘,直通操作不影响进位C的状态,即进位C保持不变.减法运算采用加减数的反码再加1实现.在加法运算中,C代表进位;在减法运算中,C代表借位.运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存. 在SW_BUS#信号为0时,参与运算的数据通过一个三态门74HC244(SW_BUS#)送到DBUS总线上,进而送至DR1或DR2操作数寄存器.输入数据可由实验台上的8个二进制数据开关SW0―SW7来设置,其中SW0是最低位,SW7是最高位.开关向上时为1,开关向下时为0. 图6中尾巴上带粗短线标记的信号都是控制信号,控制信号均为电位信号.T3,T4是脉冲信号,印制板上已连接到实验台的时序电路产生的T3,T4信号上.13S2,S1,S0,ALU_BUS,LDDR1,LDDR2,M1,M2,SW_BUS#各电位控制信号用电平开关K0―K15来模拟.K0―K15是一组用于模拟各控制电平信号的开关,开关向上时为1,开关向下时为0.每个开关无固定用途,可根据实验具体情况选用.ALU_BUS,LDDR2,LDDR1为高电平有效,SW_BUS#为低电平有效.M1=1时,DR1选择D1―A1作为数据输入端;M1=0时,DR1选择D0―A0作为数据输入端.当LDDR1=1时,在T3的下降沿,选中的数据被打入DR1寄存器.M2=1时,DR2选择D1―A1作为数据输入端;M2=0时,DR2选择D0―A0作为数据输入端.当LDDR2=1时,在T3的下降沿,选中的数据被打入DR2寄存器. 图6 运算器数据通路实验电路图B7B6B5B4B3B2B1B0A7A6A4A5A3A2A1A0S0S1S2OES2S1S0CT4ALU_BUSD0D1D2D3D4D5D6D7ALUB0C0D0A1B1C1D174HC298A0B0A1C1D174HC298A0C0D0B174HC2B0A1C1D1A0C0D0B1B0A1C1D1A0C0D0B1DR1HDR1LDR2HDR2L..T3LDDR1LDDR2T3SM2SM18个指示灯SW_BUS74HC244SW7SW6SW5SW4SW3SW2SW1SW0.SW_BUS#........................寄存器C黄灯14数据总线DBUS有5个数据来源:运算器ALU,寄存器堆RF,控制台开关SW0―SW7,双端口存储器RAM和中断地址寄存器IAR.在任何时刻,都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据.数据总线的5个数据源控制信号有效值如表4.在本实验中,为了保证数据的正确设置和观察,请令RS_BUS# =1,CEL#=1,LRW =0,IAR_BUS#=1. 表4 数据总线控制信号表 TEC-4计算机组成原理实验系统有五种工作方式如表5,本实验用的工作方式是PR,启动程序. 表5 实验系统控制台工作方式 为了在实验中,每次只产生一组T1,T2,T3,T4脉冲,需将实验台上的DP,DB,DZ开关进行正确设置.将DP开关置1,将DB,DZ开关置0,每按一次QD按钮,则顺序产生T1,T2,T3,T4各一个单脉冲.本实验中采用单脉冲输出. 三,实验设备 TEC-4计算机组成原理实验系统1台 四,实验任务 (1) 按图6所示,正确连接运算器模块与实验台上的电平开关K0―K15.由于运算器的C和C指示灯,8位数据开关SW0―SW7,T3,T4的连线已由印制电路板连好,故接线任务仅仅是完成图6中,尾巴上带有粗短线标记的控制信号数据源 数据输出总线控制信号 占用数据总线DBUS 禁用数据总线DBUS 运算器ALU ALU_BUS 1 0 寄存器堆RF RS_BUS# 0 1 双端口存储器RAM CEL# 0 1 中断地址寄存器IAR IAR_BUS# 0 1 开关SW0―SW7 SW_BUS# 0 1 SWC SWB SWA 工作方式 0 0 0 PR,启动程序 0 0 1 KRD,读双端口存储器 0 1 0 KWE,写双端口存储器 0 1 1 KLD,加载寄存器堆 1 0 0 KRR,读寄存器堆 15与电平开关K0―K15的连线.正确设置开关DZ,DB,DP,SWC,SWB,SWA. (2) 用数据开关SW0―SW7向DR1和DR2寄存器置数. 1.置ALU_BUS=0,关闭ALU向数据总线DBUS的输出;置SW_BUS#=0,开启数据开关SW0―SW7(SW0是最低位)向数据总线DBUS的输出.注意,对于数据总线DBUS(或者其他任何总线),在任一时刻,只能有一个数据源向它输出,设定请参看表4 ,不用的数据源设定为禁用,可直接与电平相连. 2.置IR/DBUS开关于DBUS位置,在数据开关SW0―SW7上设置数据,通过数据总线DBUS输出到其他数据源的输入端,请看图4.观察数据指示灯状态是否与数据开关状态一致.分别向DR1输入,向DR2输入. 3.置M1=1,选择DBUS作为DR1的数据源;置LDDR1=1,LDDR2=0,按QD按钮,则将DBUS的数据打入DR1.置M2=1,选择DBUS作为DR2的数据源;置LDDR2=1,LDDR1=0,按QD按钮,则将DBUS的数据打入DR2. 4.置SW_BUS#=1,关闭数据开关SW0―SW7对数据总线DBUS的输出;置LDDR1=0,LDDR2=0,保证DR1,DR2寄存器的数值不被改变;置ALU_BUS=1,开启ALU 运算结果对DBUS的输出.选择S2=0,S1=0,S0=1,使运算器进行直通运算,通过DBUS指示灯验证DR2中的内容是否为第2步设置的值.令S2=0,S1=1,S0=0,使运算器进行加运算,通过DBUS指示灯验证DR1中的内容是否为第2步设置的值.在表6中填入控制信号状态与DBUS显示状态. 表6 DR1,DR2设置值检查表 (3)验证运算器的算术运算和逻辑运算功能. 令DR1 = ,DR2 = ,正确选择S2,S1,S0,依次进行加,减,与,直通,乘实验 ,记下实验过程,实验结果(控制信号,数据和进位),参照表6列表记录结果,并对结果进行分析. 五,预习思考 (1) 实验装置上数据总线DBUS有几个数据源 分别是那些 若运算器ALU的结果须通过数据总线DBUS传数,以下设置:RS_BUS#=0, CEL#=1, IAR_BUS#=1, SW_BUS#=1,ALU_BUS=0,是否正确 若不对请说出原因. (2) 说明DP,DB,DZ开关作用,本次实验中这些开关应该怎样设置,并说明原因 (3) 说明IR/BUS开关,CLR#按钮,M1,M2,LDDR1,LDDR2的作用. (4) 说明实验任务中,常提到的"按QD按钮"的目的和作用. 操作 ALU_BUS SW_BUS# M1 LDDR1 M2 LDDR2 S2S1S0 SW7-SW0 QD DBUS C 开关设定 红灯 黄灯设DR1
检查DR2 检查C 检查DR1 检查C 16(5) 参考表6自行设计验证运算器的算术运算和逻辑运算功能的表格,记录你的操作过程与结果. 六,实验要求 (1)做好实验预习,完成预习思考题,掌握运算器的数据传送通路和ALU的功能特性,并熟悉本实验中所用的控制开关的作用和使用方法. (2)实验报告,内容是: 1. 实验目的; 2. 画出实验电路图,并在图中标出与信号连接的开关号; 3. 列出所有信号的连线表; 4. 写出实验步骤,结果以列表格方式完成; 5. 实验结果分析,并完成预习思考题. 17实验二 双端口存储器原理实验 一,实验目的 (1)了解双端口静态随机存储器IDT7132的工作特性及使用方法. (2)了解半导体存储器怎样存储和读出数据. (3)了解双端口存储器怎样并行读写,产生冲突的情况. 二,实验电路 图7示出了双端口存储器的实验电路图.这里使用了一片IDT7132(U36)(位),两个端口的地址输入A8―A10引脚接地,因此实际使用存储容量为256字节.左端口的数据部分连接数据总线DBUS7―DBUS0,右端口的数据部分连接指令总线INS7―INS0.一片GAL22V10(U37)作为左端口的地址寄存器(AR1),内部具有地址递增的功能.两片4位的74HC298(U28,U27)作为右端口的地址寄存器(AR2H,AR2L),带有选择输入地址源的功能.使用两组发光二极管指示灯显示地址和数据:通过开关IR/DBUS切换显示数据总线DBUS和指令寄存器IR的数据,通过开关AR1/AR2切换显示左右两个端口的存储地址.写入数据由实验台操作板上的二进制开关SW0―SW7设置,并经过SW_BUS三态门74HC244(U38)发送到数据总线DBUS上.指令总线INS上的指令代码输出到指令寄存器IR(U20),这是一片74HC374. 存储器IDT7132有6个控制引脚:CEL#,LRW,OEL#,CER#,RRW,OER#.CEL#,LRW,OEL#控制左端口读,写操作,CER#,RRW,OER#控制右端口读,写操作.CEL#为左端口选择引脚,低有效.当CEL# =1 时,禁止左端口读,写操作;当CEL# =0 时,允许左端口读,写操作.当LRW为高时,左端口进行读操作;当LRW为低时,左端口进行写操作.当OEL#为低时,将左端口读出的数据放到数据总线DBUS上;当OEL#为高时,禁止左端口读出的数据放到数据总线DBUS上.CER#,RRW,OER#控制右端口读,写操作的方式与CEL#,LRW,OER#控制左端口读,写操作的方式类似,不过右端口读出的数据放到指令总线INS上,而不是数据总线DBUS上.实验台上的OEL#由LRW经反相产生.当CEL#=0且LRW=1时,左端口进行读操作,同时将读出的数据放到数据总线DBUS上.当CEL#=0且LRW=0时,在T3的上升沿开始进行写操作,将数据总线上的数据写入存储器.实验台上已连接T3到时序发生器的T3输出.实验台上OER#已固定接地,RRW固定接高电平,CER#由CER反相产生,因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器. 存储器的地址由地址寄存器AR1,AR2提供,而AR1和AR2的内容根据数码开关SW0―SW7设置产生,并经三态门SW_BUS#发送到数据总线时,被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效.数据总线DBUS有5个数据来源:运算器ALU,寄存器堆RF,控制台开关SW0―SW7,双端口存储器IDT7132和中断地址寄存器IAR.在任何时刻,都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据.在本实验中,为了保证数据的正确设置和观察,请参看表4,不用的数据源设定禁用,请令RS_BUS# = 1,ALU_BUS = 0,IAR_BUS# = 1.AR1的控制信号是LDAR1和AR1_INC.当LDAR1 = 1,AR1_INC=0时,AR1从数据总线DBUS接收地址;当LDAR1 = 0,AR1_INC =1时,使AR1中的存储器地址增加1;在T4的上升18数据指示灯D7― D0CEL#LRWOEL#双端口 RAMCER#D7― D0RRWOER#A7― A0A7― A0......LRWT3CEL#CERGNDVCC数据指示灯O8― O1CLKLDAR1AR1_INCT4I0I11I8― I1AR1SW_BUS74HC244.SW_BUS#SW7SW6SW5SW4SW3SW2SW1SW0LDAR2T2数据指示灯SM3D1C1B1A0A1D0C0B0D1C1B1A0A1D0C0B0数据指示灯IR7― IR0AR2HAR2L74HC2IR74HC374T4LDIR图7 双端口存储器实验电路图.沿,产生新的地址;LDAR1和AR1_INC两者不可同时为1.AR2的控制信号是LDAR2和M3.当M3 =1 时,AR2从数据总线DBUS接收数据;当M3=0 时,AR2以PC总线PC0―PC7作为数据来源.当LDAR2=1时,在T2的下降沿,将数据源的数据作为新的地址PC值打入AR2. 19三,实验设备 TEC―4计算机组成原理实验系统1台 四,实验任务 (1)按图7所示,将图中有标记的控制信号和实验台上的电平开关K15―K0对应接好;不使用的数据源请参看表4,直接与电平相连;正确设置开关DZ,DB,DP,SWC,SWB,SWA.仔细复查一遍,然后接通电源. (2)将数据开关SW0―SW7设置为00H,将此数据作为地址置入AR1;然后重新设置数据开关,将数据开关SW0―SW7的数据80H写入RAM第0号单元. 1.置CEL#=1,禁止双端口存储器的左端口的读,写操作;置SW_BUS#=0,置IR/DBUS开关于DBUS位置,数据数据开关SW0―SW7置地址数据00H,观察数据指示灯. 2.AR1/AR2开关置AR1位置;置LDAR1=1,AR1_INC=0时,按QD按钮,地址寄存器AR1从数据总线接收新的地址,观察地址指示灯. 3.置CEL#=0,LRW=0,LDAR1=0,双端口存储器左端口写单元数据.置SW_BUS#=0,数据数据开关SW0―SW7置单元数据80H,输出到数据总线DBUS;按QD按钮,数据总线DBUS的数据写入存储器.记录结果填入表7中. 依此方法,在存储器10H单元写入数据81H,20H单元写入82H,30H单元写入83H,40H单元写入84H,共存入5个数据. (3)使用双端口存储器的左端口,依次读出存储器第00H,10H,20H,30H,40H地址单元中的内容,观察上述各单元地址号中的单元内容是否与写入的相同.写出实验步骤,记录结果填入表7. 注意:总线上禁止两个以上部件同时向总线输出数据.当存储器进行读出操作时,必须关闭SW_BUS#三态门!而当向AR1送入地址时,双端口存储器不能被选中. 表7 双端口存储器的读,写 CEL# LRW AR1-INC LDAR1 LDAR2 M3 CER LDIR QD SW-BUS# SW7-SW0 IR/DBUS AR2/AR1开关设定 左 端 口 写
左 端 口 读 (4)通过双端口存储器右端口(指令端口),依次把存储器第00H,10H,20H,30H,40H单元中的内容置入指令寄存器IR,观察结果是否与(3)相同,写出实验步骤,记录结果填入表7. (5)双端口存储器的并行读写和访问冲突测试. 置CEL#=0且CER=1,使存储器左,右端口同时被选中.当AR1和AR2的地址不相同时,没有访问冲突;地址相同时,由于都是读出操作,也不冲突.如果左,右端口地址相同且一个进行读操作,另一个进行写操作,则发生冲突.要检20测冲突,可以用逻辑笔测试BUSYL和BUSYR插孔(分别是两个端口的"忙"信号输出).BUSY为0时不一定发生冲突,但发生冲突时,BUSY一定为0.当某一个端口(无论是左端口还是右端口)的BUSY = 0时,对该端口的写操作被IDT7132忽略掉.存储器左端口和右端口的地址 = ,存储单元的数据 = ,将测试过程填入表7,写出分析说明. 五,预习思考题 (1)根据实验任务,你认为本次实验要用到那些信号,其中那些信号可固定接VCC或GND. (2)说出AR1/AR2开关,CEL#,LRW,CER,LDIR控制信号的作用. (3)在操作过程中,控制信号LDAR1和AR1_INC两者可是否可以同时设为1,说明为什么. 六,实验要求 (1) 做好实验预习,完成预习思考题,掌握IDT7132的功能特性,并熟悉本实验中所用的控制开关的作用和使用方法. (2) 写好实验报告,内容是: 1.实验目的; 2.画出实验电路图,并在图中标出与信号连接的开关号; 3.列出所有信号的连线表; 4.写出实验步骤,结果以列表格方式完成; 5.实验结果分析,并完成预习思考题. 21实验三 数据通路组成实验 一,实验目的 (1)了解双端口通用寄存器堆和双端口存储器模块间数据传送的工作流程; (2)进一步熟悉计算机的数据通路及其相关控制信号作用,为实验四,五做准备; 二,实验电路 图8示出了数据通路实验电路图,它是将双端口存储器实验模块和一个双端口通用寄存器堆模块(RF)连接在一起形成的.双端口存储器的指令端口不参与本次实验.通用寄存器堆连接运算器模块,本实验涉及其中的操作数寄存器DR2. 数据指示灯D7―D0CEL#LRWOEL#双端口RAMCER#D7―D0RRWOER#A7―A0A7―A0......LRWT3CEL#CERGNDVCC数据指示灯O8―O1CLKLDAR1AR1_INCT4I0I11I8―I1AR1D7―D0QDQBQCQAQDQBQCQADR2HDR2L74HC2S.LDDR2T3M2S2ALU_BUSS1S0ALUISP1024RS0RS1RD1RD0WR1WR0WRDT2DBUSDBUS图8数据通路实验电路图.SW_BUS74HC244SW7SW6SW5SW4SW3SW2SW1SW0.SW_BUS#RSO74HC244.RS_BUS#T4ER74HC374LDERDR2D0C0B0A0D0C0B0A0A7A6A5A4A3A2A1A0T2LDIAR.IAR_BUS#74HC374IAR74HC244A0A1A2A3A4A5A6A7RFISP1016B7―B0D7―D0由于双端口存储器RAM是三态输出,因而可以将它直接连接到数据总线DBUS上.此外,DBUS上还连接着双端口通用寄存器堆.这样,写入存储器的数据可由通用寄存器堆提供,而从存储器RAM读出的数据也可送到通用寄存器堆保存. 双端口存储器RAM已在实验二做过介绍, DR2在实验一的实验中使用过.通用寄存器堆RF(U32)由一个ISP1016实现,内含四个8位的通用寄存器R0,R1,R2,R3,带有一个写入端口和两个输出端口,从而可以同时写入一路数据,读出两路数据.写入端口取名为WR端口,连接一个8位的暂存寄存器(U14)ER,这是一个74HC374.输出端口取名为RS端口(B端口),RD端口(A端口),它们分别连接运算器模块的两个操作数寄存器DR1,DR2.另外RS端口(B端口)的数据输出还可通过一个8位的三态门RS0(U15)直接向DBUS输出. 双端口通用寄存器堆模块的控制信号中,RS1,RS0用于选择从RS端口(B端口)读出的通用寄存器,RD1,RD0用于选择从RD端口(A端口)读出的通用寄存器.而WR1,WR0则用于选择从WR端口写入的通用寄存器.WRD是写入控制信号,当WRD=1时,在T2上升沿时刻,将暂存寄存器ER中的数据写入通用寄22存器堆中由WR1,WR0选中的寄存器;当WRD=0时,通用寄存器读出RS端口,RD端口单元内容,暂存寄存器ER中的数据不写入通用寄存器中.LDER信号控制数据总线DBUS的数据写入暂存寄存器ER中,当LDER=1时,在T4的上升沿,DBUS上的数据写入ER.RS_BUS#信号则控制RS端口到DBUS的输出三态门,是一个低有效信号. 三,实验设备 TEC-4计算机组成原理实验仪一台 四,预习思考 1.试根据实验任务将本次实验要用到的控制信号及功能列举出来,确定其中哪些信号可固定接VCC或GND,哪些信号必须接双位拨动开关K1―K15加以控制. 2. 试根据实验任务,参照实验一,二的表格,设计一表格,以记录你的操作过程与结果. 五,实验任务 1 . 实验连线.将图8实验电路中,末端带有粗短线标记的控制信号与电平开关K0―K15或VCC,GND的接好线(不使用的数据源请参看表4,直接与电平相连);设置开关DZ=0,DB=0,DP=1使系统开机后处单拍方式;设置好控制信号的电平状态;合上电源.按CLR#使实验系统处于初始状态. 2 . 向RF中的四个通用寄存器置入数据. 通过8位数据开关向RF中的四个通用寄存器置入数据,使R0=01H,R1=02H,R2=03H,R3=04H.. 3 . 用两种方法观察存入R0,R1,R2,R3中的数据是否正确.方法一:将R0至R3中的数据分别通过RS端口读出到DBUS上,用DBUS指示灯显示;方法二:将R0至R3中的数据分别通过RD端口读入到DR2寄存器中,DR2中的数据可通过运算器ALU,用直通方式将其送往DBUS,用DBUS指示灯显示.用表格记录实验过程及结果. 4 . 将R0,R1,R2,R3中的数据分别写入双端口存储器RAM的11H,22H,33H,44H单元中.设计表格记录实验过程及结果.提示:用8位数码开关SW0―SW7向AR1送入一个地址11H,然后将R0的0FH数据(通过RS端口)写入双端口存储器RAM单元中.用同样的方法,依次将R1至R3中的数据写入双端口存储器RAM的22H,33H,44H单元中.用表格记录实验过程及结果. 5 . 将双端口存储器RAM的44H,33H,22H,11H单元的数据送寄存器R0,R1,R2,R3.(即分别将双端口存储器RAM的44H单元的数据写入R0,33H单元的数据写入R1,22H单元的数据写入R2,11H单元的数据写入R3.然后将R3,R2,R1,R0中的数据通过RS端口读出到DBUS上,通过指示灯验证读出的数据是否正确,并用表格记录实验过程及结果.) 23*6 . 进行RF并行输入输出试验. (1)选择RS端口(B端口)对应R0,RD端口(A端口)对应R1,WR端口对应R2,并使WRD=1,观察并行输入输出的结果.选择RS端口对应R2,验证刚才的写入是否生效.记录实验过程及结果. (2)保持RS端口(B端口)和WR端口同时对应R2,WRD=1,而ER中置入新的数据,观察并行输入输出的结果,RS端口输出的是旧的还是新的数据 7 .在数据传送过程中,发现了什么故障 如何克服的 六,实验报告要求 在实验报告中增加以下内容: 1.绘制出实验框图.(在图中标出相关信号及其连接的开关号,并用箭头表示出数据的流向); 2.预习时你设计好的表格,记录你的操作过程与结果; 24附表 单拍状态(DB=0,DZ=0,DP=1);将IR/DBUS拨到DBUS位置;IAR_BUS#=5V ;CER=0;AR1_INC=0;S2S1S0=001 (使ALU处于直通方式);M2=0 SW_BUS#(K0) LDER (K1) WR1 (K2) WR0 (K3) WRD (K5) RS1 (K6) RS0 (K7) RS_BUS#(K8) RD1 (K9) RD0 (K10) LDDR2 (K11) ALU_BUS(K2) LDAR1 (K13) CEL# (K14) LRW (K15) SW7-SW0 DBUS灯 AR1灯QD 设置寄存器R0,R1,R2,R3的值 SW7-SW0 01H(02,03,04)→ER ER&#,R2,R3) 0 1 1 0 X 0 X 0 0 1 XXXX1 1 XXXX0 0 0 0 0 0 1 1 1 1 01H01H 验证寄存器R0,R1,R2,R3的值 R0(R1,R2,R3)→DBUS(B端口验证) R0(R1,R2,R3)→DR2→ALU→DBUS(A端口直通验证) 将寄存器R0,R1,R2,R3中数据送存储器11H,22H,33H,44H单元 R0(R1,R2,R3)→B端口→DBUS→RAM 将存储器11H,22H,33H,44H单元数据送寄存器R3,R2,R1,R0(反序) SW7-SW0 11H (地址22H,33H,44H)→AR1 RAM 11H单元数据(22H,33H,44H)→ER ER&#,R1,R0) R3(R2,R1,R0)→DBUS(B端口验证) 25实验四 微程序控制器组成实验 一,实验目的: 1,了解时序产生器的组成原理. 2,掌握微程序控制器的组成原理. 3,熟悉微指令格式的化简和归并. 二,实验电路: 1.时序发生器 VCCMF晶振1234CLKINININININ324GNDGNDVCCVCCININININININIOIOIOIOIOIOIOIOIOIOCLKINININININ1GNDGNDVCCVCCININININININIOIOIOIOIOIOIOIOGAL22V10GAL22V10TIMER1TIMER2CLR#QDDPDZTJIP1T1T2T3T4INTRCLR#SKIPDBCLK1IOIO17CLK11INTQW1W2W3W4GND图9 时序信号发生器图INTSINTCINTEINTEW4TEC―4计算机组成原理实验系统的时序电路如图9所示.电路采用2片GAL22V10(U6,U7),可产生两级等间隔时序信号T1-T4和W1-W4,其中一个W由一轮T1-T4循环组成,它相当于一个微指令周期或硬布线控制器的一拍,而一轮W1―W4循环可供硬布线控制器执行一条机器指令. 本次实验不涉及硬布线控制器,因此时序发生器中的相关内容也可根据需要放到硬布线控制器实验中进行. 微程序控制器只使用时序信号T1-T4,产生T信号的功能集成在GAL22V10芯片TIMER1(U6)中,另外它还产生节拍信号W1,W2,W3,W4的控制时钟CLK1. 硬布线控制器只使用时序信号W1-W4,产生W信号的功能集成在GAL22V10芯片TIMER2(U7)中. TIMER1和TIMER2中还集成了中断逻辑(省略不讲).实验台处于任何状态下令CLR# = 0,都会使时序发生器和微程序控制器复位(回到初始状态),CLR# =1时,则可以正常运行.复位后时序发生器停在T4,W4状态,微程序地址为000000B.建议每次实验仪加电后,先用CLR#复位一次.控制台上有一个CLR#按钮,按一次,产生一个CLR#负脉冲,实验台印制板上已连好控制台CLR#到时序电路CLR的连线. TJ(停机)是控制器的输出信号之一.连续运行时,如果控制信号TJ=1,会使机器停机,停止发送时序脉冲T1―T4,W1―W4,时序停在T4.在实验台上为了将时序信号发生器的输入信号TJ和控制存储器产生的TJ信号区分开来,以便于连线操作,在实验台上时序信号发生器的输入信号TJ命名为TJI,而控制26存储器产生的信号TJ仍命名为TJ.QD(启动)是来自启动按钮QD的脉冲信号. DP(单拍)是来自控制台的DP开关信号,当DP =1时,机器处于单拍运行状态,按一次启动按钮QD,只发送一条微指令周期的时序信号就停机.利用单拍方式,每次只执行一条微指令,因而可以观察微指令代码和当前微指令的执行结果.DZ(单指)信号是针对微程序控制器的,接控制台开关DZ和P1信号配合使用.P1是微指令字判断字段中的一个条件信号,从微程序控制器输出.P1信号在微程序中每条机器指令执行结束时为1,用于检测有无中断请求INTQ,而时序发生器用它来实现单条机器指令停机.在DB =0且DP = 0的前提下,当DZ =0时,机器连续运行.当DZ =1时,机器处于单指方式,每次只执行一条机器指令. DB,SKIP,CLK1信号以及W1―W4时序信号都是针对硬布线控制器的. 2.数据通路 微程序控制器是根据数据通路和指令系统来设计的.这里采用的数据通路是在综合前面各实验模块的基础上,又增加程序计数器PC(U18),地址加法器ALU2(U17),地址缓冲寄存器R4(U25,U26)和中断地址寄存器IAR(U19),详见第二节的图4.PC和ALU2各采用一片GAL22V10,两者配合使用,可完成程序地址的存储,增1和加偏移量的功能.R4由两片74HC298组成,带二选一输入端.IAR是一片74HC374,用于中断时保存断点地址.有关数据通路总体的详细说明,请参看第一节. 3.微指令格式与微程序控制器电路 判断条件uA0uA2uA3uA4uA5P1P3INTSINTCLDIRLDPCM4PC_ADDLDIARLDAR1M3LDERCEL#S0S2图10 微指令格式35TJS1M1LDDR1WRDLRWALU_BUSRS_BUS#SW_BUS#IAR_BUS#ARI_INCPC_INCP2P0uA1后继微地址根据给定的12条机器指令功能和数据通路总体图的控制信号,采用的微指令格式见图10.微指令字长共35位.其中顺序控制部分10位:后继微地址6位,判别字段4位,操作控制字段25位,各位进行直接控制.微指令格式中,信号名带有后缀"#"的信号为低有效信号,不带有后缀"#"的信号为高有效信号. 27D0D1D2D3D4D5D6D7A028C64A1A3A2A5D0D1D2D3D4D5D6D7A028C64A1A3A2A5D0D1D2D3D4D5D6D7A028C64A1A3A2A5D0D1D2D3D4D5D6D7A028C64A1A3A2A5D0D1D2D3D4D5D6D7A028C64A1A3A2A5CM0CM1CM2CM3CM4A4A4A4A4A4Q1Q0Q2Q3Q4Q5D0D1D2D3D4D5uARCLR#T1uA0uA1uA2uA3uA4uA5P0P1P2P3IR4IR7IR5IR6SWASWBCINTQINTSINTCLDIRLDPCM4PC_ADDPC_INCLDIARLDAR1AR1_INCM3LDERIAR_BUS#SW_BUS#RS_BUS#ALU_BUSLRWCEL#WRDLDDR1M1S0S1S2NC0NC1NC2NC3NC4uD0― uD5JUMP判断指示灯微地址指示灯......TJ图11 微程序控制器的组成74HC273A6A6A6A6A6SWC对应微指令格式,微程序控制器的组成见图11.控制存储器采用5片EEPROM 28C64(U8,U9,U10,U11,U12).28C64的输出是D0―D7,分别与引脚11,12,13,15,16,17,18,19相对应,CM0是最低字节,CM4是最高字节.微地址寄存器6位,用一片6D触发器74HC273(U1)组成,带有清零端.两级与门,或门构成微地址转移逻辑,用于产生下一微指令的地址.在每个T1上升沿时刻,新的微指令地址会打入微地址寄存器中,控制存储器随即输出相应的微命令代码.微地址转移逻辑生成下一地址,等下一个T1上升沿时打入微地址寄存器.跳转开关JUMP(J1)是一组6个跳线开关.当用短路子将它们连通时,微地址寄存器μAR从本实验系统提供的微程序地址译码电路得到新的微程序地址μD0―μD5.当他们被断开时,用户提供自己的新微程序地址μD0―μD5.这样用户能够使用自己设计的微程序地址译码电路.5片EEPROM的地址A6(引脚4)直接与控制台开关SWC连接,当SWC = 1时,微地址大于或者等于40H,当SWC = 0时,微地址的范围为00H―3FH.SWC主要用于实现读寄存器堆的功能. 微地址转移逻辑的多个输入信号中,INTQ是中断请求,本实验中可以不理会.SWA,SWB是控制台的两个二进制开关信号,实验台上线已接好.C是进位信号,IR7―IR4是机器指令代码,由于本次实验不连接数据通路,这些信号都接到二进制开关K0―K15上. 三,机器指令与微程序 为教学中简单明了,本实验仪使用12条机器指令,均为单字长(8位)指令.指令功能及格式如表5所示.指令的高4位提供给微程序控制器,低4位提28供给数据通路. 表5 指令功能与格式 指令格式 名称 助记符 功能 R7 R6 R5 R4R3 R2 R1 R0加法 ADD Rd,Rs Rd+Rs-&Rd 0 0 0 0 RS1 RS0 RD1 RD0减法 SUB Rd,Rs Rd-Rs-&Rd 0 0 0 1 RS1 RS0 RD1 RD0乘法 MUL Rd,Rs Rd*Rs-&Rd 0 0 1 0 RS1 RS0 RD1 RD0逻辑与 AND Rd,Rs Rd&Rs-&Rd 0 0 1 1 RS1 RS0 RD1 RD0存数 STA Rd,[Rs] Rd-&[Rs] 0 1 0 0 RS1 RS0 RD1 RD0取数 LDA Rd,[Rs] [Rs]-&Rd 0 1 0 1 RS1 RS0 RD1 RD0无条件转移 JMP [Rs] [Rs]-&PC 1 0 0 0 RS1 RS0 X X 条件转移 JC D 若C=1则 PC+D-&PC 1 0 0 1 D3 D2 D1 D0停机 STP 暂停运行 0 1 1 0 X X X X中断返回 IRET 返回断点 1 0 1 0 X X X X开中断 INTS 允许中断 1 0 1 1 X X X X关中断 INTC 禁止中断 1 1 0 0 X X X X应当指出,用以上12条指令来编写实际程序是不够的.好在我们的目的不是程序设计,而主要是为了教学目的,通过CPU执行一些最简单的程序来掌握微程序控制器的工作原理. 上述12条指令的微程序流程设计如图12所示.每条微指令可按前述的微指令格式转换成二进制代码,然后写入5个28C64中. 为了向RAM中装入程序和数据,检查写入是否正确,并能启动程序执行,还设计了以下五个控制台操作微程序: (1)存储器写操作(KWE):按下复位按钮CLR#后,微地址寄存器状态为全零.此时置SWC = 0,SWB =1,SWA =0,按启动按钮后微指令地址转入27H,从而可对RAM连续进行手动写入. (2)存储器读操作(KRD):按下复位按钮CLR#后,置SWC = 0,SWB =0,SWA =1,按启动按钮后微指令地址转入17H,从而可对RAM连续进行读操作. (3)写寄存器操作(KLD):按下复位按钮CLR#后,置SWC = 0,SWB =1,SWA =1,按启动按钮后微指令地址转入37H,从而可对寄存器堆中的寄存器连续进行写操作. (4)读寄存器操作(KRR):按下复位按钮CLR#后,置SWC = 1,SWB =0,SWA =0,按启动按钮后微指令地址转入47H,从而可对寄存器堆中的寄存器连续进行读操作. (5)启动程序(PR):按下复位按钮CLR#后,置SWC = 0,SWB = 0,SWB = A,用数据开关SW7―SW0设置内存中程序的首地址,按启动按钮后微指令地址转入07H,然后转到"取指"微指令. 290FP1INTCLDIARTJSW_BUS#LDPCINTINTQ=0INTQ=1052526LDAR2ALU=AALU_BUSCEL#LRW=0OFM4=0LDR4LDPCOFTJOFP0C=0C=1RS_BUS#LDPCOF143518190F1F16KTP30007RS_BUS#LDAR1ALU=A-BALU_BUSLDERALU=A*BALU_BUSLDERALU=A&BALU_BUSLDERLDERCEL#LRW=1WRDOF103B113A12391338153634WDM1=0LDDR1M2=0LDDR2M1=0LDDR1M2=0LDDR2M1=0LDDR1M2=0LDDR2M2=0LDDR2RS_BUS#LDAR1M4=1LDR4PC_ADD0100:STA1000:JMP1001:JCSTP:ADD0001:SUB0010:MUL0011:AND0101:LDAM4=1LDR4M3=0LDAR2CERLDIRPC-INCP210QE05000:PRSW_BUS#M4=1LDR4LDPC07IAR_BUS#LDPCOFOFINTSINTC1A1B1CM4=1LDR41010:IRETINTS1011:INTC1100:001:KRD010:011:KWEKLD100:KRRSW_BUS#LDAR1SW_BUS#LDAR1TJSW_BUS#LDAR1TJM3=1LDAR2CEL#LRW=1AR1_INCSW_BUS#CEL#LRW=0AR1_INCTJSW_BUS#CEL#LRW=0SW_BUS#LDERWRDTJ1727373F3E3D3C333231CERLDIRTJ30TJSW_BUS#LDAR1TJM3=1LDAR2SW_BUS#CEL#LRW=0CERLDIRRS_BUS#TJ47464544控制台指令图12微程序流程图机器指令30应当着重指出,在微指令格式的设计过程中,对数据通路所需的控制信号进行了归并和化简.细心的同学可能已经发现,微程序控制器输出的控制信号远远少于数据通路所需的控制信号.这里提供的微程序流程图,是没有经过归并和化简的.仔细研究一下微程序流程图,就会发现有些信号的出现的位置完全一样,这样的信号用其中一个信号就可以代表.请看信号LDPC和LDR4,这两个信号都在微程序地址07H,1AH,1FH,26H出现,而在其他的微程序地址都不出现,因此这两个信号产生的逻辑条件是完全一样的.从逻辑意义上看,这两个信号的作用是产生新的PC,完全出现在相同的微指令中是很正常的,因此用LDPC完全可以代替LDR4.还有另一些信号,例如LDDR1和LDDR2,出现的位置基本相同.LDDR2和LDDR1的唯一不同是在地址14H的微指令中,出现了LDDR2信号,但是没有出现LDDR1信号.LDDR1和LDDR2是否也可以归并成一个信号呢 答案是肯定的.微程序流程图中只是指出了在微指令中必须出现的信号,并没有指出出现其他信号行不行,这就要根据具体情况具体分析.在地址14H的微指令中,出现LDDR1信号行不行呢 完全可以.在地址14H出现的LDDR1是一个无用的信号,同时也是一个无害的信号,它的出现完全没有副作用,因此LDDR1和LDDR2可以归并为一个信号LDDR1.根据以上两条原则,我们对下列信号进行了归并和化简: LDIR(CER) 为1时,允许对IR加载,此信号也可用于作为双端口存储器右端口选择CER. LDPC(LDR4) 为1时,允许对程序计数器PC加载,此信号也可用于作为R4的加载允许信号LDR4. LDAR1(LDAR2) 为1时,允许对地址寄存器AR1加载,此信号也可用于作为对地址寄存器AR2加载. LDDR1(LDDR2) 为1时允许对操作数寄存器DR1加载.此信号也可用于作为对操作数寄存器DR2加载. M1(M2) 当M1 = 1时,操作数寄存器DR1从数据总线DBUS接收数据;当M1 = 0时,操作数寄存器DR1从寄存器堆RF接收数据.此信号也可用于作为操作数寄存器DR2的数据来源选择信号. 还要说明的是,为什么微指令格式可以化简,实验台数据通路的控制信号为什麽不进行化简 最主要的原因是前面进行的各个实验的需要,例如LDDR1和LDDR2这两个信号,在做运算器数据通路实验时,是不能设计成一个信号的.还有一个原因是考虑到实验时易于理解,对某些可以归并的信号也没有予以归并. 四,实验设备 (1) TEC-4计算机组成原理实验系统一台 (2) 示波器 (3) 逻辑测试笔一支 31五,实验内容: *1,观察时序信号 用示波器观测时序产生器的输入输出信号:MF,W1―W4,T1―T4.比较相位关系,画出其波形,并标注测量所得的脉冲宽度.观察时须将TJ1接低电平,DB,DZ,DP开关均置为0状态,然后按QD按钮,则连续产生T1,T2,T3,T4,W1,W2,W3,W4. 2,设置IR7―IR4的不同组合,执行ADD,LDA二条机器指令微程序,并测试其微指令编码.熟悉05H,10H两条微指令的功能和P2测试的状态条件. (1) 实验条件:单拍方式:DP=1,DZ=0,DB=0,时序电路输入端TJ1=0, IR7---IR4接K7―K4.工作模式:SWC SWB SWA=000.进位端C接+5V. (按CLR#复位.) (2)用逻辑笔测试小插座上输出的微命令信号,把测试结果(按十六进制)填入下表: 注:CM4=NC4,NC3,NC2,NC1,NC0,TJ,S2,S1(D7―D0) CM3=S0,M1,LDDR1,WRD,LRW,CEL#,ALU-BUS,RS-BUS#(D7―D0) CM2=SW-BUS#,IAR-BUS#,LDER,M3,AR1-INC,LDAR1,LDIAR,M4(D7―D0) CM1=PC-INC,PC-ADD,LDPC,LDIR,INTC,INTS,P3,P2(D7―D0) CM0=P1,P0,uA5,uA4,uA3,uA2,uA1,uA0(D7―D0) 注意:本次实验只做微程序控制器本身的实验,故微程序控制器输出的微命令信号与执行部件(数据通路)的连线暂不连接. 判断条件 IR7-IR4 微地址uA5―uA0CM4 CM3 CM2 CM1 CM0 P3 P2 P1 P0 QD 00H ↓ 07H ↓ 05H ↓ 10H ↓ 3BH ↓ 34H ↓ 0000 ADD 0FH ↓ 05H ↓ 15H ↓ 36H ↓ 34H ↓ 0101 LDA 0FH ↓ 32*3,(选做)测试控制台操作的KRD,PR微指令编码,用P3和SWC SWB SWA的状态组合,观察KRD,PR微地址转移功能的实现. (1) 实验条件:单拍方式:DP=1,DZ=0,DB=0,时序电路输入端TJ1=0,IR7---IR4可任意.工作模式由SWC SWB SWA三个开关的状态指定. (2) 用逻辑笔测试小插座上输出的微命令信号,把测试结果(按十六进制)填入下表: 六,实验报告要求: (注:在实验报告中增加以下内容) 1,把图12空框中的内容填好.(只画出相关框图即可) 2,分析上面测出的微指令编码和图12框图中内容的关系及作用. 3,通过上述实验回答以下问题: (1)在微程序流程图中,方框和菱形符号分别代表什么 (2)05H微指令的下一微指令地址是10H.但10H只是一个表面的下一微地址,实际微地址是什么 (3)指出机器指令与微程序的关系,微程序与微指令的关系. (4)指令与微指令,程序与微程序,地址与微地址中哪个与内存储器有关 哪个与控制存储器有关 判断条件 CLR# 工作模式 SWASWBSWA微地址uA5―uA0 CM4 CM3 CM2 CM1 CM0 P3 P2 P1 P0QD↓ 00H ↓17H ↓3FH ↓KRD 001 3EH ↓↓ PR 00H ↓000 07H ↓33实验五 CPU组成与机器指令执行实验 一,实验目的 1,将微程序控制器同执行部件(整个数据通路)联机,组成一台模型 计算机. 2,用微程序控制器控制模型机数据通路. 3,通过CPU运行几条机器指令(排除中断指令)组成的简单程序, 掌握机器指令与微指令的关系,建立计算机的整机概念. 二,实验电路 本次实验用到前面四个实验中的所有电路,包括运算器,存储器,通用寄存器堆,程序计数器,指令寄存器,微程序控制器等,将几个模块组合成为一台简单计算机.因此,在基本实验中,这是最复杂的一个实验,也是最能得到收获的一个实验. 在前面的实验中,实验者本身作为"控制器",完成数据通路的控制.而在本次实验中,数据通路的控制将由微程序控制器来完成.CPU从内存取出一条机器指令到执行指令结束的一个机器指令周期,是由微指令组成的序列来完成的,即一条机器指令对应一个微程序. 三,实验设备 (1)TEC-4计算机组成原理实验系统一台 四,实验内容: 1,对机器指令系统组成的简单程序进行译码. 将下表的程序按指令格式手工汇编成十六进制机器代码,此项任务应在预习时完成. 地址 指令 机器代码 00H LDA R0,[R1] 01H ADD R0,R1 02H STP 2,按照下图完成连线.控制器是控制部件,数据通路(包括上面各模块)是执行部件,时序产生器是时序部件.连线包括控制台,时序部分,数据通路和微程序控制器之间的连接.其中,为把操作数传送给通用寄存器组RF,数据通路上的RS1,RS0,RD1,RD0应分别与IR3至IR0连接,WR1,WR0也应接到IR1,IR0上. 34微程序控制器C TJIR7-IR4CALURS1RS0RD1 WR1RD0 WR0IR7-IR4 IRIR3-IR0时序电路TJIRFLDIR(CER)LDPC(LDR4)PC_ADDPC_INCM4LDIARLDAR1(LDAR2)AR1_INCM3LDERIAR_BUS#SW_BUS#RS_BUS#ALU_BUSCEL#LRWWRDLDDR1(LDDR2)M1(M2)S0S1S227条(5条归并)22条控制信号线数据通路3,设置上述几条机器指令. (1)设置RF的值:R1=80H(按CLR#复位). KLD方式:SWC SWB SWA=011,连续方式:DP=0,DZ=0,DB=0 操作并记录下表,解释相关记录内容. (2)程序的机器代码写入内存.(按CLR#复位) KWE方式:SWC SWB SWA=010,连续方式:DP=0,DZ=0,DB=0 操作并记录下表,观察地址自增的情况,说明它们分别存到哪几个单元. 4,连续执行这几条机器指令组成的简单程序. PR方式:SWC SWB SWA=000,连续方式:DP=0,DZ=0,DB=0 (按CLR#复位)(初值:R0未定,R1=80H,内存80H单元的内容是24H) 操作并记录下表,解释相关记录内容. 功能 SW7-SW0QDIR/DBUSAR2/AR1 uA5-uA0 0FFH→AR1,AR2,供RF使用 01H→RAM→IR,选RF号R1 80H→R1 功能 SW7-SW0 QDIR/DBUSAR2/AR1 uA5-uA0 00H→AR1,设置RAM初始地址 54H写入RAM单元 04H写入RAM单元 60H写入RAM单元 (3)设置内存80H=24H(按CLR#复位) KWE方式:SWC SWB SWA=010,连续方式:DP=0,DZ=0,DB=0 80H→AR1,设置RAM地址 24H写入80H单元 功能 SW7-SW0 QDIR/DBUSAR2/AR1 uA5-uA0 设置RAM初始地址00H→AR1 35(1)读RF中R0,R1的内容 KRR方式:SWC SWB SWA=100,连续方式:DP=0,DZ=0,DB=0. (按CLR#复位) 操作并记录下表,读出R0,R1中的内容,与理论分析值作对比. (2)读双端口RAM中80H单元的内容 KRD方式:SWC SWB SWA=001,连续方式:DP=0,DZ=0,DB=0, (按CLR#复位) 操作并记录下表,读出RAM地址80H单元中的内容,与理论分析值作对比. 5,用单拍(DP)方式再执行一遍程序.(实验前设计好表格) 单拍方式执行时注意观察微地址指示灯,IR/DBUS指示灯, AR2/AR1指示灯和判断字段指示灯的值,以跟踪程序中取指令和执行指令的详细过程. Δ要求:自己设计表格并制定实验方案,记录并加以说明. 五,实验报告要求: (注:在实验报告中增加以下内容) 本实验做完后,应该建立起计算机整机的概念,掌握CPU的组成原理.要写总结,谈谈收获,体会!! 功能 SW7-SW0QDIR/DBUSAR2/AR1 uA5-uA0设置RAM地址0FH→AR1,AR2,供RF用 00H→RAM→IR,选RF号R0 04H→RAM→IR,选RF号R1 功能 SW7-SW0 QD IR/DBUS AR2/AR1 uA5-uA0设置RAM地址80H→AR1
function open_phone(e) {
var context = document.title.replace(/%/g, '％');
var url = document.location.
open("/ishare.do?m=t&u=" + encodeURIComponent(url) + "&t=" + encodeURIComponent(context) + "&sid=70cd6ed4a0");
！觉得精彩就顶一下，顶的多了，文章将出现在更重要的位置上。
大 名:&&[]&&[注册成为和讯用户]
(不填写则显示为匿名者)
(您的网址，可以不填)
请根据下图中的字符输入验证码：
(您的评论将有可能审核后才能发表)
已成功添加“”到
请不要超过6个字