cadence软件介绍
&&&&1．allegro pcb design cisallegro pcb design cis allegro designer entry cis 集成强大的原理图设计功能， 其特点主要是具有快捷的元件信息管理系统 （cis） ， 并具有通用 pcb 设计入口。扩展的 cis 功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索 元件信息或重复建库,手动输&&&&入元件信息，维护元件数据的时间，从而可以提高生产率。无论是设计全新的模拟，数 字， 或混合信号电路， 还是修改现有电路板的电路原理图， 或进行层次结构电路图设计， allegro designer entry cis 提供电路设计从构思到生产所需的一切。 allegro designer entry cis 是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。 优点 1、提供快捷，直观的，具备完备功能的原理图编辑工具 2、通过层次式和变体（基于同一原理图，不同机型导出）设计提高复杂原理图的设计效率 3、具备强大功能的 cis，帮助加速设计进程，降低项目成本 4、原理图提供的自动缩放/搜索/导航功能，结合 allegro pcb editor 之间的交互探测和交互摆放，和集成的 ams-simulatuor 帮助提供设计的可生产性 5、减少重复搜寻元件信息的时间，接收来自 mrp，erp 和 plm 的数据和支持关系型数据库使智能选择元件成为 可能 6、通过直接访问 activeparts 和 activeparts 门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应 商元件数据更大的便利，activeparts 提供了超过 200 万份的元器件数据 7、通过 fpga 输出/输入双向数据流程自动整合可编程门阵列(fpga)和可编程逻辑器件(pld)，从而缩短设计时间功能特色 全功能原理图编辑器 allegro designer entry cis， 带有拼接式和层次式的原理图页面编辑器， 它具有快捷、 直观的原理图编辑的特点。 原理图页面编辑器整合了标准的 windows 用户界面，这些功能和特性是为工程师完成设计任务和发布设计设计数 据而特别定制的。 1、在一个会话窗中可以查看和编辑多个项目 2、通过互联网访问最新元器件 3、对“what-if”场景使用状态标签 4、在设计中引入了高效率的电子表格式的属性编辑或者是在原理图编辑器中编辑属性和打印定义好的属性 5、通过电路图内部或电路图之间的复制、粘贴，可以再利用原有的原理图设计数据1 / 336、从一整套功能元器件库中选择元器件 7、用内嵌的元件编辑器更改或移动元件引脚名称和引脚编号 8、支持设计文件被其他用户打开时，该设计文件将自动锁定 9、放置，移动，拖动，旋转或镜像被选中的单个元件或组合元件时，电气连接是可视的 10、通过检查设计和电气规则，确保设计的完整性及正确性 11、可以自定义标题栏和图纸边框以满足您公司的规格要求 12、可以直接嵌入图形对象，书签，标识，以及位图图片等 13、通过选择公制或英制单位来确定网格间距以满足所有绘图标准 14、支持 vhdl 或 verilog 文本编辑器设计数字电路 15、支持非线性自动缩放平移画面；具有高效率的查找/搜索功能 16、人性化的操作视窗及对话框 交互式的软件架构 通过软件的交互式的结构，allegro designer entry cis 即能完成可编程逻辑设计也能完成电路的模拟混合仿真。用 户只要在一个单一的环境中就可创建并仿真整个设计。核心的项目管理器管理着整个设计和工艺流程。 1、直接内嵌的 ams-simulatuor 帮助完成模拟及混合电路仿真 2、与 allegro pcb editor 集成,具有全面的 place-and-route 双向接口能力 3、具备与 cadence allegro 的高速 pcb 解决方案双向接口能力 4、实现了原理图和仿真窗口之间交互探测网络和信号 5、实现了在原理图和 pcb layout 之间交互探测网络和元器件 6、支持 allegro designer entry cis 与 allegro pcb layout 之间元器件的交互放置 元件信息管理系统(cis) allegro designer entry cis 解决了很多由于元器件数据不正确或不完整引起的问题。这个系统的关键是内嵌了 一个可以直接接收来自企业 mrp 或 erp 系统和工程元件数据库里的元件信息的选择器。 cis 同步来自外部源元件 数据和电路设计元件数据，自动生成准确的材料清单（boms）。通过 cis 对 pcb 设计过程的有效管理，用户可 以消除生产延误时间并降低成本。 allegro designer entry cis 也可以减少或消除了许多潜在的问题： 1、电路板由于错误的元器件数据而返工---例如在一个设计项目中可能因为修改电阻的功率而没有修改相应的封装 和元器件编号就可能引起原理图，pcb layout 和 bom 之间的不匹配。这样不同步的设计可能很容易引起昂贵的， 不必要的电路板返工 2、由于元器件缺货而导致生产延误---不经意间发现采用了过时的器件或一些订货周期长的器件或者说非合格供应 商的器件，这些都可能导致计划外的，代价昂贵的生产延误。这些问题时常要到临近生产时才发现 3、超出预期的器件成本---在设计阶段时没有直接可获取的器件成本信息，这很容易导致采用高价器件而未能使用 低成本的替代器件 4、大用量器件的过高库存成本---当客户购买了大量器件时，发现库存中还有功能等效的器件可用 allegro designer entry cis 作为器件选择过程的一个扩展功能，已经嵌入到符合工业标准的原理图设计软件包中。 这使得工程师每天很容易就使用到它。它解决了工程组织管理的一个核心问题：根据技术要求和商业信息挑选最好 的可用元器件。 1、促进用户公司的优选器件的重复使用 2、重复使用已知好的器件数据 3、辅助实现新器件的快速审批 4、通过器件属性验证以确保设计数据完整性 5、具有准确且完整并高度可信的材料清单和网络表 6、能够实现与采购，生产或其他部门进行信息电子共享，以消除延迟和意外，降低产品成本。 项目管理器2 / 33allegro designer entry cis 允许采用久经考验的灵活的项目管理系统管理整个设计。通过可展开的树状图，可以非 常方便的浏览和组织所有的设计文件。 1、项目创建向导可帮助用户确定某一特定的设计流程所需要的所有可用资源 2、集中管理并控制设计插件的所有设计数据交换 3、浏览器可以对整个设计结构进行分层浏览，并可即刻访问特定选择的具体电路 4、强大的存档能力，确保整个设计项目的可移植性 层次式设计 allegro designer entry cis 通过使用电路分层块可以轻松地组织和重用相同的电路。 1、支持对下层原理图和电路层次块之间的端口和引脚进行动态更新 2、支持在原理图内部或原理图之间设定原理图和 pcb 模块重用 3、只需要创建，复制和维护的一个电路实例 4、在整个设计中可以无限次的引用或者重用该电路 5、自动创建分层端口消除潜在的设计连接错误 6、整个重复使用层次树的电子表格视图允许用户在一个位置就可以管理/编辑所有的属性 数据库集成 allegro designer entry cis 适用于任何符合微软 odbc 标准的数据库。可以直接从 mrp 和 erp 系统，或 pdm 系统和/或与工程元器件有关的中间数据库访问数据。 1、可以轻松整合现有的 mrp 和 erp 系统，或 pdm 系统 2、支持关系数据库和关系查询 3、支持从供应商的网站直接下载元器件，并可以把他们存储在本地的元件库中 4、提供 odbc 类型数据库的标准驱动程序，兼容的数据库包括 microsoft access，visual foxpro，sql server 和 excel 5、支持日文字符 6、从控制面板设置优秀的域数字格式 7、数据库创建向导会根据当前原理图的信息自动创建新的优选器件数据2．allegro pcb design hdlallegro pcb design hdl allegro pcb designer 与 allegro design entry hdl 的组合构成一个完整的 pcb 设计解决方案。 它包含了下面 的一些工具和功能：allegro design entry hdl，用于解决混合电路层级的原理图设计，同时支持行为级与结构描述 两种方式。allegro pcb editor，一个功能全面的交互式 pcb 版图编辑器，可以支持最多 256 个信号层的 pcb 设 计。allegro pcb router ，一个基于形状的自动交互式的布线器，限于 6 层信号以内的同步布线，并且具有宽泛的 接口支持,包括 autocad dxf, idf, pads & p-cad 数据转换。设计数据库通过 cae views (api)和 edif3.0.0 工 具进行访问。原理图的网表接口提供非独有格式的 ascii 文件输入/输出。一个全面的 verilog 仿真模型库，用来 描述 ttl, cmos ecl, memory, gaas 以及接口等常用元器件。元器件库生成环境包含库的浏览和 allegro design entry hdl 下的元器件生成以及针对 pcb 封装生成的 librarian functionality 高级开发功能。3 / 33功能特征： allegro design entry hdl 原理图工具特色: 1、完全层次化的设计方法 2、多视点（多个窗口显示相同或者不同的电路） 3、组件浏览和实体元件选择（具有过滤功能的物理元件列表） 4、项目管理器（统一流程管理，工具的运行设置） 5、层次管理器（结构管理） 6、直接从原理图生成层次化的 vhdl 和 verilog 网表格式 7、cadence skill 程序语言扩展支持 8、所有的 allegro pcb editor 产品可以交互设计与交互高亮显示 9、优化算法保证最少的元件使用 10、通过附加工具交互式的来保证原理图与版图的同步 11、生成标准报告,包括自定制的料单 12、ttl, cmos, ecl, memory, pld, gaas, interface 和 vlsi 库 13、ansi/ieee 以及常用符号 edif 原理图与网表接口特性: 1、支持 edif 3.0.0 标准 2、支持平坦化和层次化设计 3、所有 symbol 库的转化 4、支持的器件，pin 和对应的 mapping allegro pcb editor 特性包括: 1、直接从 allegro design entry hdl 中导入网表 2、undo / redo 3、slot support 4、板子的物理参数与库的生成 5、交互式布线与编辑 6、多种过孔直径，盲埋孔 7、自动布局 8、支持动态 shape 9、自动布线平滑 10、3d 绘制与计算 11、gerber , 6000 输出格式生成4 / 3312、gerber 274x, barco dpf, and mda fire 9000 光绘输出格式生成 13、skill 接口支持 14、assembly & bom for variants 15、自动和手动添加测试点 allegro pcb router 特性包括: 1、6 层布线，无限组件 pins 2、基于形状或者格点自动布线 3、smd 到过孔的扇出 4、trace width by net and net classes 5、交错 pin 脚支持 6、45 度 eco 布线 7、交互式过孔搜索 8、交互式推线挤线 9、布局平坦化 10、针对单个的组件和组件集合的 flip, rotate, align, push, and move 操作 11、布局的密度分析3．allegro ams simulatorallegro ams simulator cadence allegro ams simulator 是一个功能全面的混合信号分析环境，它在一个包里集成了功能强大的 cadence pspice a/d 工具（一个成熟的，cadence 特有的混合信号仿真器和一个 pspice 的超集）和高级分 析功能的附加选项。allegro ams simulator 可以仿真任意大小规模的混合信号设计，涵盖来自 igbt,pwm 以及 dac/adc 等领域的模拟和数字元器件。不论是模拟还是数字电路的设计，我们都可以在同一个窗口,同一个坐标轴 上查看仿真的结果.allegro ams simulator 同样帮助工程师改进产品设计性能，成本效率，通过一些特色分析如信 号敏感性和 monte carlo 来提高设计的可靠性, 以及采用多重引擎,平滑(应力)分析所带来的整体设计的优化。 高级的仿真分析基于测量，因为它在定义用户感兴趣的特性描述方面提供了巨大的灵活性。monte carlo 用来 计算良率并显示累积后的概率分布函数。 灵敏度分析用来计算 maximum worst 和 minimum worst 结果,并且利用每 一个 case 和每一次的测量来显示最终的准确值。5 / 33功能特征： 仿真器 1、对话框模式的仿真设置 2、cross-probing（利用 design entry 方案） 3、探测窗口波形：用来观察并分析 4、具有 pspice 模型的 symbol 5、多种命名的仿真类型 6、dc sweep, ac sweep, and transient analysis 7、noise, fourier, and temperature analysis 8、parametric analysis (step) 9、monte carlo and sensitivity/worst case analysis 10、模拟行为级模型 11、针对数字门电路的传播延时模型 12、约束检查（如 setup-and-hold timing） 13、数字电路中的 worst-case timing 14、数字电路 net 上的电荷累积 15、激励源编辑器(stimulus & stimlib) 16、针对器件属性的模型编辑器 17、性能分析（目标函数） 18、保存调入偏置点(.savebias/.loadbias) 19、砷化嫁晶体管：curtice, statz, triquint, parker-skellern 20、mos 晶体管：spice3 (1-3 符合电荷守横律) 21、mosfets: bsim1, bsim3 (versions 2 and 3), ekv 22、igbts 23、达林顿管 24、dacs and adcs 25、jfets, bjts 26、resistor, capacitor, and inductor 各种模型的支持 27、理想/非理想有损传输线 28、耦合传输线 29、耦合电感 30、非线形磁元件 31、压控/电流控制开关 32、超过 20000 个模拟元件模型库 33、所有早期的数字模型 34、2000 数字元件模型库 高级分析功能选项： 1、灵敏度分析 2、优化分析，基于目标--约束和曲线拟合两种算法 3、蒙特卡洛分析 4、smoke 分析 5、参数绘图仪，即多参数扫描6 / 334．allegro pcb designerallegro pcb 设计解决方案 allegro pcb designer 是一个可扩展的，经过验证的 pcb 设计环境，在解决技术和方法的挑战同时，可以使设计 周期可控并尽可能缩短。allegro pcb designer 解决方案采用了基础软件加选项的配置方案，包含了与 pcb 设计 相关的一个完整的设计流程所需的一切。基础软件即 allegro pcbdesigner——包括一个共同的一致的约束管理器 （constraint management）解决方案，pcb editor，自动/交互式布线器，以及用于制造和机械 cad 的接口。pcb editor 提供了一个完整的布局和布线的环境——从基础平面规划，布局和布线到布局复制高级互联规划，分别针对简单或复杂的 pcb 设计。 优势 1、提供一个经过验证、可扩展的，高性价比的 pcb 编辑和布线解决方案以及按需升级的配置方案。 2、通过约束驱动的 pcb 设计流程，避免不必要的反复。 3、支持对物理，间距，面向制造、组装和测试的设计（dfx），高密度互连（hdi），和电气（高速）域设置一个 全面的规则。 4、包含一个从前端到后端的、共同的、一致的约束管理系统，用于约束条件的创建、管理和确认。 5、提供第三方应用的开放环境，可以提高工作效率，同时成为最佳综合工具。 pcb editor 技术 约束驱动的 pcb 编辑环境 cadence pcb 设计解决方案的核心是 pcbeditor——这是一种直观的、易用的、约束驱动的设计环境，方便用户 创建和编辑从简单到复杂的 pcb。它广泛的功能解决了当今设计和制造过程中出现的各项挑战。 1、强大而灵活的布局规划工具包括布局复制，可以有效加速设计的布局。 2、强大的基于形状的走线推挤功能带来了高效率的互联环境，同时可实时地显示长度和时序容限。 3、动态铺铜功能提高了在布局和布线时实时地铺铜填充和修复功能。 4、 pcb editor 还可以产生全套底片加工、 裸板装配和测试输出， 包括 gerber 274x,nc drill 和各种格式的裸板测试。 约束管理 约束管理系统实时地显示了物理/间距和高速规则以及他们的状态（根据设计当前所处的状态），并且可适用于设计 过程的任一阶段。每个工作表提供了一个电子数据表界面，能够让用户以层级的方式进行电议、管理和确认不同的 规则。这种强大的功能应用让设计工程师可以按图形方式创建、编辑和评估约束集，使其作为图形的拓扑结构，成 为理想的实现设计策略的电子蓝图。一旦约束被提交到数据库中，它们就可用于驱动布局以及被约束信号的布线过 程。7 / 33约束管理系统是完全集成到 pcb editor 中，而约束可以随着设计过程的进行实时地确认。确认过程的结果会用图 形化的方式表示约束条件是否满足，满足时用绿色显示，不满足约束就用红色显示。这可以使设计工程师可以实时 地看到设计的进度，以及因电子数据表中任何设计的变动而产生的影响。 布图规划和布局 pcb 设计解决方案的约束和规则驱动的方法包含了强大而灵活的布局功能，可以采用交互和自动的方式。工程师或 设计师可以在设计输入或布图规划阶段将元件或子电路分配到特定的“区域”，可以通过位号、器件封装方式、相关 信号名、元件 pn 或原理图表/页面号码来过滤或选择元件。 现如今，电路板上有成千上万个元器件需要精确的管理。通过实时地器件装配分析和反馈，得以实现器件装配时从 整体上来考虑并满足 ems 规则， 从而提高设计师的设计速度和效率。 动态 dfa （可装配性设计， design for assembly） 分析实现了在交互式布局时实时地封装到封装间距规则检查（见图 2）。基于一个封装类型和封装实体的二维电子 表格，dfa 可以实时地检查器件边到边、边到端或端到端的距离是否违背最小要求，使得设计师可以同步的放置元 件以实现可布线性、可生成性以及信号时序的要求。布局复制 allegro pcb designer 中超强的布局复制技术使用户能够迅速布局和布线设计中多个相似的电路。它允许用户 使用现有的某个布局和布线的电路创建一个模板， 应用于设计内的其他相似的电路或模块中。 模板也可以保存起来， 并应该到拥有类似电路的其他设计文件中。当执行布局复制时，用户可以从顶层到底层翻转或镜像电路。当电路从 顶层移到底层时，所有相关的蚀刻元素，包括盲埋孔，会映射到正确的层面。 显示和形象化 内建的 3d 查看器在所有 pcb editor 产品中都可以调用。3d 环境中支持多种过滤选项、相机视角、图形显示 选项例如固体、透明度和线框等，以及鼠标驱动的平移、缩放和选择显示控制。3d 查看也支持显示复杂的过孔结 构或孤立截面。 可以使用环境敏感的命令结构显示多个窗口， 窗口中的 3d 图像也可以截取下来保存为 jpeg 格式。8 / 33电路板翻转功能可以将电路板针对 y 轴执行 “翻转”。 “翻转”会将设计重组，可以使画布上的视角从原始的顶视图 （顶部到底部）变成底视图（底部到顶部）。由于可以在 cad 系统中查看真实的底视图，硬件工程师能够更方便 地调试板子，在生产环节中装配/测试工程师也会从中得利。电路板翻转不仅仅局限于观看，设计编辑也可以在此模 式下执行。 高速设计 基于标准的高级接口，例如 ddr3、ddr4、pcie 和 usb 3.0 等，使用越来越广泛，在 pcb 上实现时需要一 整套约束规则以指导设计。 allegro pcb designer 通过其高速选项可以使高级接口相关的约束规则更方便快捷地添加到设计中。它提供了 一个广泛的电气规则，以确保 pcb 设计实施与高级接口规范的一致性。此外，它允许用户通过使用包含现有规则 或布线后数据（如实际走线长度）的公式扩展规则。 交互式走线编辑 pcb editor 的交互式布线功能提高了强大的、 交互式的能力， 可以使用户的操作执行受控的自动功能。 实时的、 基于形状的、任意角度的推挤布线允许用户选择“推挤优先”、“环绕优先”或“仅环绕”模式。 在走线编辑时，设计师可以使用一种能够显示具有高速约束互联设计下时序间隙的实时图形化窗口。交互式布 线还提供了多网络群组布线功能，以及用传输线长度或延迟约束布线交互式调整的功能。 多线布线 多线布线允许用户在 pcb 上同时对多条铜线执行布线，就像是一个群组一样。辅以“环绕轮廓”的选项，多线布 线功能可以帮助设计师一次性的将多条走线完成走动、弯曲、打孔、推挤和间距变换等布线操作，而不是像传统那9 / 33样花上几个小时时间一条线一条线的绘制。环绕轮廓选项可以使插入的铜线在弯曲时跟随设计中原有的弯曲部分轮 廓（见图 4） pcb 制造 可以进行全套底片加工、裸板装配和测试输出，包括各种格式的 gerber 274x, nc drill 和裸板测试。更重要的 是，cadence 通过 valor odb++界面（还包括 valor universal viewer）支持业界倡导的无 gerber 制造。odb++ 数据格式可以创建精确可靠的的制造数据，进行高质量的无 gerber 制造。 小型化 约束驱动的 hdi 设计流程 采用 bga 引脚间距在 0.65 或 0.5mm 及以下用户不得不采用高密度互连（hdi）技术来绘制 pcb。 虽然微型化不一定是在很多细分市场的首要目标，但是 bga 的扇出技术却是需要的，尤其是那些每边有三或 四行针脚的 bga。 allegro pcb designer 通过其微型化选项提供了约束驱动的 hdi 设计流程，包含一整套针对不同 hdi 设计类 型的设计规则，从混合组合/核心结合到完整的组合流程，例如 alivh。 此外，它包括加入 hdi 以缩短创建结构纠正的设计时间的自动化过程。嵌入式组件 减少最终产品的尺寸可以通过许多不同的方式来完成。pcb 设计师正在采取的方法之一是嵌入内层的封装组 件。 allegro pcb designer 通过其微型化选项提供了约束驱动的嵌入式组件的布局和布线。 它支持传统的直接连接， 以及新的间接连接技术。此外，它提供了创建和管理嵌入式组件腔体指定层面的功能。 设计规划和布线 由总线互连为主导的高度约束、高密度设计，可花费大量的时间执行战略性规划和布线。加上当前的元件的密 度问题、新的信号标准和特定拓扑结构要求，这也难怪传统的 cad 工具和技术已经不足以满足设计师的特定意图 要求。全局布线环境技术（gre,globalroute environment）提供了贯彻和捕捉设计师意图所需的技术和方法。通 过互联流程规划架构和全局布线引擎，用户可以第一时间将他们的经验和设计意图应用到设计工具中，并了解他们 （的可行性等）。 用户可创建提取所得的互联数据（通过互联流程规划架构），并迅速回合与一个解决方案之中，用全局布线引 擎加以处理。使用互联提取功能降低了系统需处理的元件数量，将元件从可能存在的成千上万中减少到数百种，从 而使手动的操作大大的降低。使用所提取的数据，规划和布线流程可以通过提取数据比较可布线空间和用户的设计 意图是否相一致从而得到加速，然后布线引擎会特定的设计意图处理布线细节。用户不再需要同时探索（形象化） 和解决互联布线问题。这代表着当前设计工具的大幅度简化，可以使用户比以往任何时候更方便快捷地获取一个成10 / 33功的互联解决方案，通过效率和设计速度的提高缩短了设计的周期。（见图 6。）模拟/射频设计 allegro pcb designer 通过其模拟/射频设计选项提供了一个混合信号设计环境，从原理图到 pcb 设计以及设 计反标，已证明可有效提高射频设计效率高达 50%。它允许工程师在 allegro pcb 设计环境之中创建、整合和升级 模拟、射频和包含数字/模拟电路的微波电路。 通过其豪华的 pcb 设计能力以及强大的射频仿真工具接口，它允许 工程师从多个途径开始射频设计，无论是从 allegro design authoring，或是 allegro pcbdesigner， 还是 agilent ads。 同步地团队设计 设计团队越来越分散于世界各地，这就让缩短设计周期的相关问题变得更加复杂。手动操作解决多用户协作问 题非常好是、缓慢而且容易出错。 allegro pcb design 设计分割技术提供了多用户同步的设计方法，能够减少设计时间，并加快产品推向市场。 通过使用设计分割技术，多个工程师可以同时作业于同一个设计数据库，无论小组成员相隔多远。设计分割技术让 设计师能够将设计分割为多个部分或者区域，由多个设计成员进行设计和编辑。设计可以通过临时的边框竖直（区 域）划分，或是（通过层面）横向划分。这样，所有设计师都可以查看到所有被分割的部分，并更新设计视图，监 控其他用户部分的状态和进度。这可以大大缩短整个实际周期，并加速设计流程。 自动布线技术 pcb 布线技术与 pcb 编辑器紧密地结合在一起，通过 pcb 布线器接口，所有设计信息和约束规则会自动从 pcb 编辑器传递到 pcb 布线器中，一旦布线完成，所有布线信息会自动传递回 pcb 编辑器中。 设计复杂度、密度和高速布线约束的提高是 pcb 的手动布线即困难有耗时。复杂的互联布线问题可以通过强 大的自动化技术得以解决。这种强大的、经实践证明的自动布线器含有批量布线模式，可以通过用户自定义的布线 策略以及内置的自动布线策略加以控制。 dfm 规则驱动的自动布线 allegro pcb router 中包含的 dfm 功能能够有效地提高产量。制造算法提供一个（间距）拓展功能，会根据 可用空间自动加大导体间距。这个拓展功能通过重新定位导线与引脚、导线与 smd 焊盘以及相邻的导闲线段之间 创建额外的空间，有助于提高可制造性。用户可以灵活地定义间距值的范围或是使用默认值。 可以在整个布线过程中添加斜线角和测试点。 制造算法自动地使用最佳的规则范围， 从最大值开始直到最小值。 测试点的插入会自动选择可测试的过孔或焊盘作为测试点。11 / 33可测试过孔可以在 pcb 的正面、方面或者两面探测到，支持单面和蛤壳式测试仪。设计师可以根据制造的需 要，灵活的选择测试点的插入方法。为了避免昂贵的测试设备调整，测试点可以使“固定”的。测试点的约束规则包 括探测面、过孔尺寸、过孔栅格和最小中心间距等。 高速规则驱动的自动布线 高速布线约束规则和算法能够满足当前高度电路中差分对、网络规划、时序、布线层设定和特殊几何构造的要 求。对于差分布线，用户只需要定义两个走线之间的间距，而自动布线器会解决剩下的一切。自动布线算法可以智 能地处理过孔周围或之间的布线，并自动顺应指定的线长或时序标准。自动网络屏蔽可用于降低噪声敏感型线路， 以降低干扰。 不同的设计规则可以用于设计的不同区域。例如，用户可以在连接器区域指定紧密的间距规则，而在其他地方 应用不那么严格的规则。 操作系统支持 allegro 平台支持： 1、sun solaris 2、linux 3、ibm aix 4、windows orcad 支持： windows5．allegro pcb sicadence pcb 信号和电源完整性 cadence pcb 信号完整性 (si) 和电源完整性技术(pi)提供了可调整、高性价比并且支持前仿真和后仿真的系统互 联设计和分析环境。cadence pcb si 和 pi 产品与 cadence allegro pcb 编辑器、allegro pcb 布线器、 allegro design entry hdl 和 allegro system architect 紧密结合， 能够实现冲前端到后端、 约束驱动的高速 pcb 系统设计。 cadence pcb si 技术让设计师嫩够在整个设计过程中解决高速问题、从而能够解决高密度、高复杂度和高速边沿 变化率等不断提高的挑战带来的问题。通过这种方法，设计团队不需要在设计过程的后期进行耗时耗力的仿真—— 修复——再仿真的反复验证。它还让设计团队在最大化系统电气性能的同时最小化成品的总成本。除了支持 cadence dml 建模外，ibis 建模标准也已经原生支持，而晶体管级模型可以通过原生的 spice 仿真器以及一个向 导来执行导入。另外，工程师可以通过将生产容差加入拓扑仿真来提高产量（成品率）。 cadence pcb si 技术集成的设计和分析环境使的设计师不再需要转换设计数据库进行仿真。设计师还可通过考虑 封装设计对芯片间传输的信号整体表现的影响，从而更精确地解决时序预算的问题。此设计流程让设计师能够轻松 执行对复杂的高速 pcb 系统布线前和布线后的模型提取与仿真验针。 优势 1、高度集成的设计和分析环境避免设计转换带来的错误和时间消耗。 2、简单易用的布线前分析（前仿真）工具引入了一个设计方法，可以通过一致的、从前端到后端的约束管理系统简化 布线后的设计验证。 3、电源稳定性和供给可以通过 dc 和 ac 电源分析得以优化。 4、串行设计方法支持采用前仿真和后仿真的方式，通过使用最新的业界标准 ibis-ami 模型执行快速、精确而且详细的 超大码长仿真，从而指导设计。 5、复杂的源同步并行接口的时序预算可以使用优化的总线分析解决方案有效地确认。 特性 集成的高速设计和分析12 / 33allegro pcb si 可以对 allegro pcb 编辑器的数据库进行读写操作，从而避免可能出现的转换问题，并且允许 将约束规则和模型嵌入到电路板设计文件中（见图 1）。集成的设计和分析系统关注于从前端到后端的的多网络电 路架构的逻辑设计到物理实现。例如，差分对和拓展网络（带有串联匹配的网络）会作为一个电网络进行识别、提 取和仿真，无论是在原理图中还是电路板设计中。sigxplorer 模块，集成在逻辑设计（原理图）或物理设计（电路 板）设计工具中，提供了一个图形化的界面，可以查看由输入输出缓冲器、传输线、过孔等构成的复杂拓扑网络， 并可以修改参数执行假设分析（what-if）仿真，而不必在实际电路中修改。sigxplorer 还允许工程师扫描拓扑中变 量参数以确认拓扑解决方案空间（各项参数的容差），并将这些要求加入约束管理器中指导 pcb 设计。输入输出 缓冲器可以使用多种流行的技术（模型标准）包括业界标准 ibis 模型和加密 spice 模型。约束驱动的设计方法 cadence pcb si 技术与 allegro pcb 设计平台的约束管理器紧密无缝地协同工作。源自仿真度的约束规则可 以在 sigxplorer 拓扑界面中集合成一个电气约束规则集（ecsets）。这些电气约束规则集可以通过约束管理器应用 到其它网络中。allegro pcb si、allegro design entry hdl 和 allegro pcb designer 中都包含了约束管理器，可 以让设计师通过仿真和参数扫描分析建立约束规则，并实现从前端到后端、约束驱动的设计过程。电源完整性 allegro pcb si 带有直流和交流电源完整性功能。包含静态电阻压降（直流）分析技术，可以验证电源分布系 统是否能够提供足够的电流以驱动信号。分析考虑了传输线颈状变窄带来的影响，在紧密的针脚栅格阵列的元件会 在针脚间或过孔间造成狭窄铜皮带来的影响，以及电源和地平面层上的走线造成的有效铜皮减小带来的影响。分析 还考虑了所有过孔连接多个同名网络地平面带来的影响。分析的结果可以在一个图形化的电压降低界面中显示（见13 / 33图 3）或是将所有设定为电流吸收针脚的电压下降显示在一个报告中。用户还可以查看网络上任意点的相对和绝对 压降。交流电源完整性分析在 allegro pcb pdn analysis 中实现，后者是 allegro pcb si 的一个选项。allegro pcb pdn analysis 是一个特有的、集成的设计和分析环境，可以避免在电源供给网络的噪声量化和控制时的不确定性。 用户可以更多地关注于设计，而不需要费力解决 ecad 系统与分析引擎间可能出现的数据转换问题。allegro pcb pdn analysis 将已验证的技术集成到 cadence 设计和分析环境中，以处理高速设计引入的电源供给问题。 allegro pcb pdn analysis 的频域仿真允许用户仿真频域中存在的问题， 在特定的频段内量化电源供给系统的 阻抗。另外，去耦电容的选择和布局可以在时域中验证，电压纹波也可以在此得以测量和优化。 在 allegro pcb pdn analysis 中，芯片电流概况精确地描述了目标阻抗的特征。另外，芯片电容和封装电感， 或者晶元电源分布模型，可以被指定到电路板上某个两维铜皮上的假设位置，以执行频域或时域仿真。 串行设计方法 当工程师面对如今越来越快的传输速率要求时，接口的任意部分也显得更为复杂。收发器的动态均衡化与时钟 和数据重建算法特性需要更高级的建模技术。 芯片封装模型需要使用 s 参数以更精确地描述从晶元到封装针脚的互 联特性。pcb 架构，例如信号损耗、介质材料的频率影响和非连续阻抗等，也必须通过精确的宽带 s 参数互联模 型进行细节性描述。， allegro pcb si 解决方案集成的场解决器（包含两维全波 fem)，支持最新的描述串行/解串流程的 ibis 5.x 算 法模型接口（ami）标准，以及精确的分析法过孔建模（支持窄带、宽带和 s 参数建模）。 allegro pcb si 的通道仿真功能是一个单独集成的准确的解决方案，用于串行连接设计和兼容性测试。它包含 了从晶元到晶元精确建模，以及超大码长（数百万比特）仿真和统计分析技术，从而可以确保业界串行传输标准协 议如 pcie 和 sata 等的电气兼容性。. 带有兼容眼状掩码的眼图， 以及澡盆曲线 （误码率曲线） 在工程师所必须测量的接口兼容性波形特性之中。 （见 图 4。）相对于半导体和串行器/解串器供应商所提供的私有工具，使用 allegro pcbsi，工程师可以更彻底、更有 效率地执行串行连接分析。14 / 33源同步总线分析方法 allegro pcb si 提供了迅速而简易的方法进行所有与源同步总线相关信号的后仿真分析。它可以缩短带有或不 带有芯片内建端接电阻（odt）的源同步总线功能相关的个各种配置 （读写、激活、空闲）的仿真时间。allegropcb si 解决方案允许将信号关联起来并将这种关联关系保存到设计数据库中。用户可以选择仅仅执行反射分析，或者是 包含串扰的全面分析。 allegro pcb si 允许用户对源同步总线中不同的信号设置自定义的减额表格 （derating table） ， 并据之计算信号的建立和保持时间裕量。（见图 5。）额外的特性 1、评估串扰——这个特性允许用户通过创建串扰表格驱动在交互式和自动布线中控制串扰预算来减少所需的布线 层数目 2、 设计关联 （封装基板到电路板或者多电路板） ——多电路板和芯片封装基板设计中的互联可以使用 allegro pcbsi 设计关联技术结合在一起，从而分析历经封装基板、电路板和连接器，从晶元到晶元的信号特性。 3、emi 分析和规则检查——单线或多线的 emi 仿真综合规则检查引擎，emcontrol，使工程师能够执行电磁兼容 设计。15 / 334、模型综合（编辑器）——用户可以在一个易用的编辑环境中快捷地创建、维护和验证仿真模型。支持的模型包 括 ibis、spectre、mentor/quadxtk 和 hspice（后者需要有 synopsys 公司的 hspice 仿真器授权）。 5、pcb 设计规划选项——通过这个平面规划选项，用户可以评估布线策略，并结合设计逻辑输入（网表编辑）工 具，将设计意图以嵌入约束规则的方式指定到从前端到后端的设计数据库中。 6、资源库——在 cadence.com 上提供了一个涵盖技术文档、设计 ip 和教学视频等内容的在线综合资源库。(在网 站上的路径是 productsand solutions & pcb design & resource library。) 7、mentor board station 接口——提供一个到 mentor board station 工具的双向接口，允许使用 allegro pcb si 对 boardstation 的设计进行分析和布线，然后将最终结果交还到 boardstation 环境中，从而进行 剩下的生产文件 输出流程。 操作系统支持 allegro 平台支持： 1、sun solaris 2、linux 3、ibm aix 4、windows orcad 支持： windows6．allegro pcb piallegro pcb piallegro pcb pi option xl 是 allegro pcb si xl 附加的可选项，allegro pcb pi option 是一个综合设计和分 析为一体的开发环境，可以分析电源噪声和高速 pcb 的电源分配系统设计。它包含了高速电路电源分配系统的频 率特性设计优化技术。 用于设计和优化的高频特性（提供回路阻抗）的电源系统中的高速电路板设计。它提供了 一个完整的设计分析环境，给用户简单快速的做迭代式“change-simulate-analyze”在短时间内。allegro pcb pi 是 建立在 allegro pcb si xl 上的，给用户提供一个完整的 si 和 pi 设计和分析环境。工程师现在可以修改电源传输 系统通过简单的 si 和 pi 分析， 并容易获得模拟引擎的信号完整性和电源完整性。 pcb pi xl 直接采用 allegro layout 数据库（.brd）避免了数据转换的需求，用 allegro pcb pi option xl module 的用户不必再定义一些必须的仿真环 境参数，如：层机构 stackup 和电源层属性，allegro pcb pi option xl 提供一个唯一的，整合设计和仿真分析一 体的开发环境， 它包含频域分析， 信号完整性分析和 allegro pcb 设计环境， 用户可以在前期设计中对单点做“what-if”16 / 33分析从而达到设计阻抗匹配和正确选择耦合电容，当耦合电容位置确定时，用户就可以对设计做多点分析来评估电 容布局效果计算设计自感系数，allegro pcb pi option xl 提供一个独特的电源系统设计流程，它具有一个完整的 逐步查错的步骤，点选波形可以在 pcb 中高亮显示网络。提供一个终端向导，可以帮你选择终端电阻电容等，指 导你做元件布局，从等到一个最好的电源分配系统。 功能特征： 1、用户启动新的设计可以使用安装向导 2、板框 3、层叠构 4、电源平面分割 5、对称电源地平面 6、设置电源 dc 网络 7、电容封装库使用等等。电源完整性（pi）和信号完整性（si）的综合设计和分析环境 8、频域分析引擎单节点（简单快速）和多节点（复杂，更准确地）模拟与物理布局设计环境 9、vrm 输入电容电感计算 10、去耦电容和阻抗计算 11、自带高速电容封装库 12、添加/修改编辑电容模型7．cadence orcad capture and capture ciscadence orcad capture 是一款多功能的 pcb 原理图输入工具。orcad capture 作为行业标准的 pcb 原理图输 入方式，是当今世界最流行的原理图输入工具之一，具有简单直观的用户设计界面。orcad capture cis 具有功能 强大的元件信息系统，可以在线和集中管理元件数据库，从而大幅提升电路设计的效率。 orcad capture 提供了完整的、可调整的原理图设计方法，能够有效应用于 pcb 的设计创建、管理和重用。将原 理图设计技术和 pcb 布局布线技术相结合，orcad 能够帮助设计师从一开始就抓住设计意图。不管是用于设计模 拟电路、复杂的 pcb、fpga 和 cpld、pcb 改版的原理图修改，还是用于设计层次模块，orcad capture 都能 为设计师提供快速的设计输入工具。此外，orcad capture 原理图输入技术让设计师可以随时输入、修改和检验 pcb 设计。 orcad capture 与 orcad pcb editor 的无缝数据连接， 可以很容易实现物理 pcb 的设计； cadence pspice a/d 与 高度集成，可以实现电路的数模混合信号仿真。orcad capture cis 在原理图输入基础上，加入了强大的元件信息17 / 33系统，可用于创建、跟踪和认证元件，便于优选库和已有元件库的重用。这种简单的原理图输入技术让设计师能够 更好的发挥他们的创造力，专注于电路设计，而不是忙碌于工具层面的操作。 优点： 1、图形化、平面化和层次化设计能力提高了原理图设计效率； 2、与强大的元件信息系统（cis）高度集成，促进优选器件和已有器件库的重用，可以加快原理图设计进程，降低 项目成本； 3、便于查找元件，并与 mrp、erp、pdm 数据库实现高度集成； 4、为用户提供超过 200 万的免费元件库，便于灵活选择设计元件； 5、集中管理物料编号和器件信息； 6、可进行数据流程、封装以及互联的在线设计规则检查； 7、用户可以对元件、连线、网络、引脚和标题框进行灵活的编辑和定义； 8、可以导入和导出所有常用的设计文件格式； 9、宏记录器可用于复杂的原理图编辑和定制过程的录制 功能特色： 1、原理图编辑器 orcad capture 提供层次式电路和平坦式电路两种原理图绘制方式，设计师可以更快、更简捷、更直观地完成原理 图设计与绘制。它提供了一个简单直观的原理图编辑界面，其中包含电路设计中所需的所有功能特征。对于大规模 复杂电路设计，orcad capture 支持多页面和层次式的电路设计，让设计师能轻松面对这些复杂电路设计。 此外，在 orcad capture 原理图绘制过程中，层级式模块电路在电路设计中便于重用，而且端口和引脚可以为顶 层模块和底层电路原理图实现动态更新。 2、元件信息系统 元件信息系统（cis）是 orcad capture 设计解决方案中最重要的模块。它与 capture 原理图输入技术相结合，能 够对元件进行有效管理，让设计师减少查找元件内容和维护元件数据的时间，提高设计效率，减少产品设计成本与 生产延时。cis 与微软的 odbc 组件数据库兼容，能够直接调用存储在 mrp、erp、plm 系统以及工程数据库中 的元件信息，并且它还可以让外部源数据与原理图设计数据同步，从而自动生成 bom 报表。 cis 还提供强大的报告生成功能。cis 不会局限于原理图的内容，它还可以引用存在于企业物料库中的丰富信息， 让报告生成功能进化到新的层次。设计师可以使用最新的、全面的、完整的信息生成最新 bom 报表。 3、元件调用 元件数据库和部件信息在 cis 中可以很方便的进行查询，设计师可以大大减少查找元器件的时间。元件信息系统 （cis）的内置系统用于创建、跟踪和认证元件，可以使用任意属性组合作为元件搜索条件。当设计师调用一个元 件后，cis 会提取该元件的所有相关技术数据，包含电气、物理、功能、采购以及制造特性，然后在原理图页面上 可以对其进行管理。设计师如果直接从企业数据库（cis）中添加元件，可以最大限度的减少元件报表和元件清单 中的错误，还可以设定部件的行业标准，例如 rohs 和 weee。 4、元件库编辑 元件库编辑可直接从用户界面访问，用户可以在元件库中创建和编辑元件符号库，或者直接从原理图页面对元件符 号库进行编辑，不需干扰原理图设计流程。此外，库元件的创建与编辑，可以直接在原理图界面中进行直观的设计 创建，也可以从电子数据表格中直接创建，两种库元件的创建与编辑都很简单直观，可以让设计师节约元件库创建 的时间，提高设计效率。 5、在线元件库 元件信息系统（cis）还具有在线的元件数据库管理环境，可调用在线元件库。将在线元件库元件信息加载到企业 数据库之后，元件的电气、物理、采购以及制造性能，就可以在原理图中进行编辑和管理。cadence active parts 全面集成了在线元件库，设计师可以从在线的 200 多万中元件中搜索和选择。对元件调用方式的巨大改进为用户带 来了设计灵活性的全新境界。18 / 336、接口功能 orcad capture 与 orcad pcb editor 的高度集成，可以实现原理图与电路板之间的同步交互式布局，使两者始终 保持一致。在发生任何的门互换、引脚互换以及元件名称或值发生改变的时候，pcb 都可以反标回注到原理图输入 工具。 orcad capture cis 自带一个原理图元件符号库，它具有 vhdl 模型，edif 原理图和其它 cad 厂商对应 的网表接口，即 orcad capture cis 提供了大部分 cad 工具网表格式，并与之互联。9．cadence pspice a/d & aacadence pspice a/d 将行业领先的模拟和数模混合信号仿真技术相结合， 为客户提供了一整套完整的电路仿真、 验证解决方案。在整个产品设计周期内，从电路方案到设计开发、验证的整个过程中，电路仿真需求会不断变化， cadence pspice a/d 都能随时满足这样的需求。在此基础上，pspice aa 高级分析工具可以帮助设计师提高成 本效益和设计可靠性。 pspice a/d 拥有大量的板级模型，使它能够提供精确的数模复合信号仿真解决方案。自 pspice 问世以来，随着仿 真模型的不断增加，pspice 仿真引擎得以不断发展，这使得 pspice 能够应对不断提高的仿真和验证要求。它的每 一次版本升级，都意味着许多仿真技术的发展，以及对客户需求的满足。 许多厂商的产品模型资源都支持 pspice 仿真，包括：数学函数模型和行为模型等，这使得电路仿真进程变得更高 效。此外，在 pspice a/d 分析的基础上，设计师还可以选择建立更先进的仿真分析功能，包括：高级模拟分析能 力；与 mathworks matlab simulink 工具实现互联仿真功能、仿真优化、参数提取以及二次仿真技术等。 pspice aa 高级模拟分析超越了电路的功能仿真， 它融合了很多技术， 用以改善设计性能， 提高成本效益和可靠性。 这些技术包含：信号灵敏度、多引擎的优化器、应力分析和蒙特卡罗分析。 优点： 1、全新的仿真演示技术节约时间，提高设计可靠性，减少大型设计的仿真次数； 2、使用业界使用最广泛的，功能强大的原理图输入工具 orcade capture 或 capture cis 作为原理图输入； 3、与 matlab simulink 系统互联，可以实现实际元件的仿真模型与原理图系统级接口的互联测试； 4、 通过应力分析来确定哪些元件受载过大， 或者通过蒙特卡罗分析来观察元件成品率， 进而防止电路板出现错误； 5、多家厂商模型资源的支持，包含数学函数模型和行为模型等，促进了高效的电路仿真； 6、磁性零件编辑工具可自动生成电感器和变压器数据，节约时间且减少错误； 7、仿真器可以自动处理数字模拟信号之间的连接； 8、一键仿真、交叉探测、并且与 cadence orcad capture 实现高度集成，从而提高成品率和数据完整性。 功能特征：19 / 33cadence pspice aa 高级分析工具与 pspice a/d 工具实现协同仿真， 可以改善设计性能、 提高成本效益和可靠性。 pspice aa 高级分析工具还可以帮助设计师自动优化电路性能。 电路高级分析包括温度效应、应力分析、机电一体化仿真、成品率分析、蒙特卡罗分析、以及自动优化器，可以提 高设计质量和电路性能。pspice a/d 工具能够让设计师轻松完成变压器和直流电感器仿真模型的设计生成。 灵敏度（sensitivity） 灵敏度分析即直流灵敏度分析。它是在工作点附近将所有的元件线性化后，计算各元器件参数值变化时对电路性能 影响的敏感程度。通过对电路进行灵敏度分析，可以预先知道电路中的各个元件对电路的性能影响的重要程度。对 于那些对电路性能有重要影响的元件，要在电路的生产或元件的选择时给予特别的关注。灵敏度分析信息可以用来 评估产量与费用权衡。 优化器（optimizer） 优化器可以分析模拟电路和系统，比反复迭代测试更快地对设计进行微调。它有助于发现最佳元件值以满足电路的 性能目标和约束。特征量可以是简单的最大输出电压；可以是更复杂的产量计算,如低通滤波器的截止频率；也可以 是一条经优化器曲线拟合后所得到的曲线。 应力分析（smoke） 应力分析是分析电路在工作时元器件所承受的压力，它用于电路的瞬态分析，能仿真并计算的各元件参数的特性， 用以检查元件是否工作在安全的工作范围，检查哪个参数特性违反限制。应力分析可以对电能消耗、连接点温升、 二次崩溃或者电压/电流限制违例引起受压的部件发出警告。经过一段时间，这些受压元件可能导致整个电路无法正 常运行。应力分析会将电路仿真结果和元件安全运行限制进行比较，如果超出安全限制，那么应力分析将会识别问 题参数。应力分析可以显示仿真结果中的平均值、有效值与最大值，还可以将这些仿真结果与元件相应的安全运行 限制相比较，使设计师可以更直观地检查元件参数设置。 蒙特卡罗分析（monte carlo） 蒙特卡罗分析是对电路设计预先做良率分析，并用统计图表示出来。当元器件值在它们容许范围内变化时，蒙特卡 罗分析可以在统计学上预测电路的行为。此外，蒙特卡罗分析还可计算成品率，这相当适合对大规模生产制造进行 预测。 使用原理图设计中已有的一个独立文件和相关的模型参数值，可以进行蒙特卡罗分析，完成分析后模型参数值可以 被重新使用。 参数扫描仪（parametric plotter） 用于仿真的电路原理图一经建立，参数扫描仪就可以对该电路进行多重的参数扫描。它提供一种有效的扫描方式， 可以扫描模拟结果，也可以对任意数量的设计和模型参数（任意组合）进行扫描，最后扫描结果会以图表的形式在 探测界面或绘图界面中显示出来。 orcad pcb 流程整合 orcad capture 与 pspice 实现高度集成，设计师可以用相同的原理图进行数模信号仿真和 pcb 板层设计，这样 可以减少返工和错误次数，提高设计效率。这样的高度集成，有助于软件安装、原理图仿真，也有助于仿真结果的 交互式定位。 参数化子电路的分层网表生成技术促进了复杂层次电路设计的发展。 此外， 磁性部件编辑器 （magnetic parts editor）能够帮助设计师快速为电源系统设计符合要求的变压器。10．cadence orcad pcb designer20 / 33cadence orcad pcb designer 是目前行业内非常流行的 eda 工具， orcad pcb designer 提供了一个“原理图设 计—pcb 设计—加工数据输出” 全流程的设计平台，其可靠性和可升级性被业内人士广泛认同。它的高性能可以使 企业缩短项目设计周期，降低项目成本，加快产品上市时间，可以有效控制产品设计风险，从而提高企业在行业中 的竞争力。 这款功能强大高度集成的 pcb 设计平台工具，主要包含设计输入、元件库工具、pcb 编辑器/布线器和可选的数模 信号完整性仿真工具。这些简单直观的 pcb 设计工具体现着 orcad 的专业价值，并且将来便于升级到 cadence allegro 系列，来进行更复杂 pcb 的设计。 cadence orcad pcb 设计解决方案提供了电路板从设计到生产所有流程对应的设计解决方案，这是一个完整的 pcb 设计环境。 该设计解决方案集成了从设计构想到最终产品所需要的一切功能模块， 包含规则管理器 （constraint manager）、原理图输入工具（capture）、元件管理工具（cis）、pcb 编辑器(pcb editor)和自动/交互式布线器 (specctra)，以及用于制造和机械加工的各种 cad 接口。随着设计难度和复杂性的增加，可以通过统一的数据 库架构、应用模型和元件封装库为 cadence orcad 和 allegro 产品系列提供完全可升级的 pcb 解决方案，便于加 速设计和扩大设计规模。 cadence orcad pcb editor 对于设计简单电路板来说，是一款非常简单实用的 pcb 板层编辑工具。基于可靠的 allegro pcb 设计技术，orcad pcb editor 提供了许多优秀功能，可以使从 pcb 布局、布线到加工数据输出的整 个设计流程的效率得到极大的提高。它可以提高企业生产效率、缩短设计周期，并提高工程师的设计能力。 优点： 1、提供可靠的、可升级、可降低成本的 pcb 布局布线解决方案，并且随着设计要求可以随时进行更新； 2、可实现从前端到后端的紧密整合，提高设计效率，确保设计数据完整性； 3、包含一整套全面的功能组合，紧密结合的 pcb 设计环境提供了产品设计的一整套解决方案； 4、包含一个从前端到后端的约束管理系统，用于约束创建、管理和确认； 5、提供从基础/高级布局布线，到战略性规划和全局布线的完整的互联环境； 6、动态覆铜技术可以实时填充和挖空，用以消除手工覆铜时挖空出错并修复，提高覆铜的效率。 功能特性： 1、pcb 编辑技术 orcad pcb 设计解决方案的核心是 orcad pcb 编辑器——这是一个简单的约束向导型编辑环境，无论简单还是 复杂的多层电路板，设计师都可以很方便的在其中进行 pcb 设计编辑。orcad pcb 全面的功能组合解决了现在电 路板设计和制造中各种广泛存在的问题。该 pcb 编辑器提供了强大、灵活的布局规划工具，以及基于形状的推挤 走线功能。其中基于形状、任何角度的推挤走线，让设计师可以更方便地解决 pcb 设计中的互连问题。动态覆铜 功能提供了 pcb 布局布线过程中实时覆铜的挖空和填充功能。 2、布局编辑21 / 33布局编辑器让设计师迅速放置元件的同时，可以同步评估电路板空间、逻辑流程和元件密度。元件可以被作为单一 元件或群组的翻转、旋转、排列、推挤和移动，也可以直接用 xy 坐标值进行精确定位，这些动作都不会改变电气 连接和设计规则。 3、自动布线和交互式布线 设计复杂度、 密度和高速布线约束的提高使 pcb 的手动布线又困难又耗时， 因此复杂的互联布线问题通过强大的、 自动化技术得以解决。这种强大的经实践证明的自动布线器，包含批量布线模式、设计师可以自定义的许多布线策 略和自动策略调整的功能。交互式布线环境有助于设计师优化 pcb 的布局布线。此外，设计师可以控制范围广泛 的规则约束，从板级规则到按照网络的规则，再到区域规则。 orcad pcb designer 和 orcad pcb designer with pspice 都包含 pcb 布线器 specctra。 specctra 高级自动布线技术提供了强大的、基于拓扑外形的自动布线器，有快速、高效等特点。orcad specctra 的布线算法可以解决广泛的 pcb 布线问题——从简单到复杂，从低密度到高密度，并且可以满足高速 pcb 约束需要，它可以最高效率的使用布线区域。这种布线方式增加了成品率，提高了产能，而且缩短了产品设计 周期。 orcad specctra 提供了两种强大的互联布线工具：一个布线编辑器和一个自动布线器。如果元件、元件引脚或 者网络都没有布线约束，那么这两种工具可以对六层电路板进行并行布线。pcb 布线技术被高度集成在 pcb 编辑 器中，通过 pcb 编辑界面，所有设计信息和约束规则会自动传递到布线器，一旦布线完成，所有布线信息会自动 回传到 pcb 编辑器。 orcad 产品系列由 cadence 设计系统公司总部提供，相应的技术支持由遍布全球的 cadence 分销商（vars）提 供。对于 orcad 销售、技术支持和相关培训请联系当地分销商。11．cadence activeparts portalcadence activeparts portal 是一个元件自动调用进程， 扩展了 capture cis 的元件信息管理功能。 现在的设计中， 工程师们经常在搜索满足其设计要求的元件上需要花费很多的时间。而且，找到合适的元件之后，他们还需要创建 新的元件符号才能放置到原理图中。借助 activeparts，元件搜索简单易行，仅需点击数据表单即可，更妙的是，通 过拖拉操作即可将得到的部件元件置于电路原理图中。 对于 cadence orcad capture cis 用户而言 acitiveparts 是 cadence 和 supplyframe 传媒集团为现有的全部 orcad capture cis 用户免费提供的电子元件在 线数据库。activeparts 在线数据库使得用户可以调用网络中数以百万计的元件，其中包括业界最新的元件，而且这 些元件大多数都带有 orcad capture 符号，可快速置入电路原理图设计中。这样，用户的设计灵活性达到了全新 水平，他们只需通过 activeparts 在线搜索即可调用所需元件，不再局限于当地数据库中的元件信息。 在 cadence activeparts 和 supplyframe 提供数据库中，用户可以找到详细的元件描述信息、数据手册、销售信息 和性能说明书。此外，activeparts portal 直接集成 capture cis 环境之中，因此，下载元件部件及其符号信息，将22 / 33新的元件信息保存到用户指定元件库或数据库，将元件放置到原理图中，这一切都非常方便，只要点击鼠标就可以 完成了。 对于元件生产商和供应商而言 cadence activeparts portal 可以将全世界使用 cadence orcad 设计工具的工程师联合起来。 如果成为 activeparts portal 的门户网站合作伙伴，供应商就可以把自己的产品及其产品信息直接放在工程师的眼前，更重要的是，这些 工程师往往会从中选择所需要的产品。 如果供应商加入 activeparts portal，那么他们就可以与最终用户进行直接交流。设计师也能够方便从中了解到所需 元件的最新信息，这样也可以使设计师更快速更准确的调用符合设计要求的元件。12．cadence fpga system planner随着集成化程度的提高，印制板设计中 fpga 引脚数量越来越多，设计难度越来越大，cadence orcad fpga 设 计平台正是为了应对如此挑战。它从创建初始引脚配置着手，紧密结合原理图工具，以共同确保复杂 pcb 布线顺 畅。cadence orcad fpga 系统设计平台提供了一套完整的、可扩展的 fpga-pcb 协同式设计解决方案，用于板 级 fpga 设计，它能够自动对引脚配置进行“芯片-规则-算法”的综合优化。cadence orcad fpga 取代了易出错的 手动引脚配置方式，以独特的布局解决方案，减少不必要的设计迭代，节省创建最优化引脚配置方案的时间，从而 提高设计效率。 优点: 1.可扩展、高性价比的 fpga-pcb 协同设计解决方案 2.加速 pcb 设计流程，能够用最短的时间优化引脚配置 3.加速 fpga 与 pcb 之间的设计集成 4.减少由于 fpga 引脚配置不当引起的反复设计迭代 5.通过优化引脚配置，优化 pcb 设计，减少设计层数 6.减少 pcb 板层设计进程中不必要的设计迭代 功能特性: cadence orcad fpga system planner 设计技术 fpga 系统是 pcb 设计中的一个子系统， 包括一个或多个与 fpga 相连的 fpga 和非 fpga 元件传统的引脚配置 方法是典型的手工引脚调整方法，这通常都是基于一个表格进行调整的。这些传统的手工配置方式，使得用户在进 行引脚配置时，不能够考虑其它元件布局，以及接口、信号的布线性能。更重要的是，这些设计工具没有在线实时 规则检查功能，用户不能确保信号被正确配置给 fpga 引脚。这样设计的结果就是，用户必须在这些基于表格的设 计工具与 fpga 生产商支持的设计工具之间作若干次迭代设计后，才能找到合适的引脚配置。 这种方式导致 pcb 板层设计师和 fpga 设计师之间可能出现大量的设计迭代， 因为前者不能在可用的 pcb 板层对 fpga 进行准确的信号布线，而后者不得不接受 pcb 板层设计师纸面和口头上建议来进行引脚配置。这样的情况23 / 33下，一旦 fpga 设计师修改引脚配置，那么所有的硬件设计师都必须修改原理图设计，才能进行下一步的 pcb 重 新设计，如此反复的设计迭代增加了许多工作量，会降低团队成员的工作积极性。 此外，由于这是一项手工配置进程，设计中的错误很难被发现，这可能导致首次物理设计的失败，增加设计迭代， 不能实现设计即正确的理念。 虽然这些手工配置工具可以自动综合各方面的修改，包括 fpga 设计师、硬件设计师、pcb 板层设计师的设计修 改，但是它们并不能解决这些设计迭代的根源问题。因为引脚配置不仅由以下三点决定——fpga 资源可用性、 fpga 生产商的引脚配置规则和印制电路板 fpga 引脚布线性能，手工配置还需要在设计末端进行许多迭代，从而 延迟了如今复杂的、拥有多个多引脚 fpga 印制板的设计周期，增加了产品设计风险。 典型设计构思 orcad fpga system planner 中包含一个 fpga 芯片库，可以用来协助芯片布局。它可以直接调用 orcad pcb editor 的元件封装来创建 floorplan 窗口设计，并可以快速创建 fpga 系统元件的相对位置。 用户不仅可以通过接口定义来实现 fpga 子系统中元件之间的高端连接， 还可以创建 ddr2、 ddr3 和 pci express 等接口定义来实现 fpga 与 dimm 组件之间或者两个 fpga 之间的连接。 此外，orcad fpga system planner 还能够定义配置差分对信号、电源信号和时钟信号。 fpga 芯片规则 orcad fpga system planner 自带一个精确的 fpga 芯片模型库， 它包括 fpga 芯片生产商所确定的引脚配置规 则和特殊电气规则。 这些 fpga 模型通过合成引擎确保 fpga 生产商定义的电气规则被有效执行。 这些电气规则， 诸如时钟与时钟区域选择、库配置、同步交换预定、缓冲驱动应用以及 i/o 标准参考电压设定等规则。系统合成过 程中，orcad fpga system planner 可以自动检查数以百计的规则组合，用以确保 fpga 引脚配置最优化。 合成引脚配置 orcad fpga system planner 提供一种基于 orcad pcb 封装的设计方式，用以创建 fpga 系统的 placement 窗口。 用户可以应用 ddrx、 pci、 sata、 前端总线等接口， 实现系统中完成布局的元件与 fpga 之间的高端连接， 以确保系统中的 fpga 与其它元件互连性能，减少 fpga 系统设计的构思时间。一旦确定子系统中 fpga 与其它 元件连接关系， orcad fpga system planner 能够立即按照用户的设计构思， 将系统引脚配置、 可用 fpga 资源、 fpga 外围元件布局和 fpga 生产商引脚配置规则等进行有效整合。orcad fpga system planner 内置一个 drc 系统合成引擎，可将 fpga 生产商提供的引脚配置规则、参考电压规则和终端规则进行有效整合。这种基于规则的 合成引擎，可以有效避免多个 fpga 连接时 pcb 设计的反复迭代。orcad fpga system planner 优化了引脚配 置算法，可以为一组引脚配置最佳的接口信号，从而能够尽量减少设计中的交叉网络，提高 pcb 的布线性能。 与 cadence 设计创建紧密集成 orcad fpga system planner 设计平台集成了 orcad capture 平台，便于创建 fpga 子系统原理图，并且可以 调用 orcad capture 元件库中自带的 fpga 符号进行原理图设计。如果用户需要，它还可以根据信号连接关系或 bank 划分来创建原理图的分割符号库。 与 fpga 第三方工具紧密集成 orcad fpga system planner 不仅与 orcad pcb 设计工具紧密集成，还能够与 fpga 生产商支持的设计工具实 现无缝链接——它可以直接输入和输出 fpga 生产商的引脚配置规则文件，这使得 fpga 设计师在设计阶段就能 够对 fpga 引脚的功能配置进行准确评估。此外，fpga 设计师根据实际功能要求做出的任何设计修改，都可以直 接输入 orcad fpga system planner 工具，从而确保整个设计中引脚功能配置一致。 布线前引脚配置优化 初始引脚配置，决定了电路板上 fpga 的布局布线性能，然而，减少 fpga 设计师、pcb 板层设计师、硬件设计 师之间的设计迭代还有个很长的过程。pcb 板层设计师规划 fpga 相关的接口和信号走线的时候，基于 fpga 的 走线构思、 板层规则和扇出方式的考虑， fpga 引脚配置有可能还需要进一步的优化。 orcad fpga system planner 当然也考虑到了这一点，它为用户提供了一种优秀的引脚配置的优化方式，允许布局后引脚配置优化，以及 fpga 接口、信号线在布线期间的引脚配置优化。24 / 33可扩展性 1.allegro fpga system planner gxl，支持 4 个以上的 fgpa 的综合管脚分配的并行设计，适合使用 fbgas 来 做 asics 雏形的公司采用 2.allegro fpga system planner xl，可支持 4 个或少于 4 个 fgpa 的综合管脚分配、及后端布局优化设计 3.allegro fpga system planner l，支持一个 fpga 的管脚分配和布局后的优化设计 4.orcad fpga system planner,支持一个 fpga 的管脚分配和布局后的优化设计13．cadence orcad signal explorercadence orcad 信号探测器的信号探测，分析和验证功能可以帮助工程师在整个设计过程中—从设计周期开始到 布局布线处理信号完整性问题。在预布线阶段，orcad 信号探测器允许工程师快速建立模型和访问不同的拓扑结 构， 以提高电路的稳定性和性能。 在最后阶段， 它可以基于 pcb 编辑器的数据库提供直接的设计验证。 cadence 与 orcad pcb 编辑器的无缝结合减少了数据库转换和可能的转换问题。 优点： 1.可以在设计周期的任何阶段进行布线前和布线后信号完整性分析。 2.提供信号探测，分析和互连拓扑设计以帮助增强电路的可靠性，提高电路性能，并帮助降低原型重建的次数。 3.通过直接从 pcb 编辑器导入拓扑，在运行仿真时消除了转换设计数据库的需要。 4.包含一个便于使用的编辑环境，可以快速创建，操作和验证一系列模型。cadence orcad16.5 新特性2011 年 5 月底，cadence 发布最新版的 spb16.5.新版本中增加了许多新的功能和模型库，下面介绍 orcad16.5 的一些新特性。 在最新版本 cadence orcad capture/cis v16.5 版本中，新增加电路图器件锁定及零件报表等功能，以及 在 cis 中增加电路图区域模拟设定及环境备份功能。 请参考以下 orcad v16.5 各种新功能介绍。 1、graphical operation (gop) locking 电路图器件锁定功能25 / 332、part placement report电路图零件位置 report3、generate reports for find results产生器件搜寻结果报告为 csv 或 html 格式26 / 334、net group support 支持电气线群组设定功能5、separate ini setting 备份 capture cis 环境设定功能 16.5 版本的 capture cis 在安装目录下专门保留了 cis 的 ini 初始化文件 backupcapturecis.ini。27 / 336、partial design simulation create test bench区域性模拟设定功能diff and mergecadence pspice a/d and aa发布者：：admin 发布时间： ： 14:42 浏览次数： ：1532cadence pspice a/d release 16.3 为用户提供了一个全新的波形显示环境，伴随着可用性的进一步提升，新版本在 光标支持、 新仿真模型方面都做了很大的改进。 cadence pspice advanced analysis 包含了 a/d 部分的所有亮点。 1. 曲线编辑的弹出窗口: 新版本将曲线编辑相关的命令归为一个命令组，用户在选中一条曲线后，右键单击即可调出 所有和曲线编辑相关的命令。 2. 更容易的曲线属性编辑：通过弹出式菜单窗口。用户可以更容易的去编辑曲线的颜色，样式，线宽，还有符号，是 的不同曲线之间更加容易辨认，同时这个弹出式窗口也使得用户更容易去隐藏或者显示所有的曲线。 3. 色彩控制：用户可以控制波形窗口、栅格、坐标轴的背景色和前景色。 4. 设置光标的宽度和颜色：新版本可以使用户设置光标的水平和垂直宽度以及两个光标的颜色，还有光标测量的小数 点精度。同时，新版本可以同时对多条曲线或者显示窗口使用光标来进行测量，而光标显示窗口可以显示不同曲线 的测量值。28 / 335. 导出及拷贝光标测量数据： pspice a/d 16.3 的用户可以导出光标信息到一个(.csv)文件中，这个文件中不同信息 以逗号隔开，该文件可以 通过很多种工具打开，列入 excel 等，用户也可以直接拷贝选中的光标信息，并且直接 把他粘贴到各种文本编辑器中。 6. 可停靠的光标显示窗口：在 pspice a/d 16.3 中，光标窗口是可以任意停靠的，用户可以按照自己的需求将它摆放 在自认为最方便的地方。 7. 曲线信息输出：用户可以很轻易的将曲线信息输出到一个 csv 文件中个，该文件将信息用逗号分隔开，以便于用 户通过其他工具读取。加快了.dat 文件的导入与导出速度，在以前的版本中，软件只对大于 2g 的数据文件进行了 一些速度提升，而在新版本中，对于所有大小的数据文件的读取速度都有了很大的提升。 8. 高亮显示功能：在 pspice a/d 16.3 中，电路描述文档和输出文档的语法都用易读的颜色标记出来了,用户也可以设 置它们自己喜欢的语法表示颜色。 9. 新设计模板： pspice a/d 16.3 自带了一组新的设计模板，包含了常用的基本电路和 smps 的拓扑，设计模板覆 盖了模拟、数字、混合电路等，设计者可以使用模板作为一个新的仿真设计的起点。 10. 新器件模型： 新版本增加了至少 330 个新的模型，分类如下：pwm 模型cadence orcad capture (cis) and pcb designer发布者：：admin 发布时间： ： 14:37 浏览次数： ：1682orcad capture 16.3 在继续不断的提升产品的效率，设计了新的人际交互界面，引入 3d 封装视图，全新的自动 连线功能还有支持 tcl/tk 的增强的脚本编辑功能。 cadence orcad capture cis 16.3 版本则在包含 cadence 而 orcad capture 所有功能亮点的基础上，提供了对于 cis 相关数据更多的控制和显示功能。 1. 自动连线功能：orcad capture 16.3 提供了自动连线的功能，用户只要选择需要连接的元件引脚，程序会自动在 这些引脚上生成连线，大大提高了设计效率。 2. 页间导航功能：在 orcad capture 16.3 中,用户可以放置分页连接符，新版本的导航功能可以跟踪整个设计中信号 的传递走向。 用户可以通过浏览列表选择并高亮自己关注的信号。 3. 用户界面美化：orcad capture 16.3 的用户可以改变连线或者网络的颜色、样式、或者线宽，一个层次模块的颜 色，嵌入一个实体或者图片的连接，以及在页面上摆放椭圆型弧线和多点式贝塞尔曲线。 4. orcad pcb 编辑器的 3d 封装视图功能：新版本提供了封装的 3d 显示功能。3d 显示功能同样可以显示引脚的标 号和名称，同时还可以对封装做不同角度的旋转，还有一个 3d 测量个工具可以完成 x,y,z 三个轴向上的测量功能。 5. 脚本支持：orcad capture 16.3 引入了 tcl/tk 脚本功能，它可以容许用户通过命令提示区执行一个指令，这个 指令还可以存储或者稍后重现。这样就可以使用户针对不同应用制定不同的操作命令了。 6. pcb 流程增强：orcad capture 16.3 提供了一种新的锁定技术和报警信息过滤特性。元件锁定特性容许用户在交 互操作时暂时在原理图或者 pcb 版图中锁定元件。报警信息过滤特性容许用户忽略在生成 pcb 网表时产生的众多 电气约束。 7. 电气约束： orcad capture 16.3 的 drc 检查功能已经把物理约束 （physical rules） 规则和电子约束 （electrical rules） 规则分开。这样用户就可以单独进行两种约束检查。 8. 检查并保存：新版本在 file 这个菜单栏中加入了“check and save”这样一个按钮，他可以直接对整个项目做 drc 检查，并且保存工程文件，简便而且快捷。 9. 电源引脚网络指定： orcad capture 16.3 加入了一个新的电源引脚指定功能，它可以容许用户指定为显示电源引 脚所属电气网络，对于多引脚器件非常实用。 10. bom 表增强：实用 orcad capture cis 16.3, 用户可以在生成 bom 表的时候输出 cis 配置中设定的相关域，使 得 bom 表更加个性化。 同时,用户可以设置这些数据的显示方式,水平或者垂直显示,用户也可以指定输出子项的个数. 11. 变体设计：新的变体设计性能添加了一项显示变体设计元件的功能，但是变体设计中涉及的不需要的元件的使用数 量会显示为 0，以示区别。29 / 33新版本的 orcad pcb editor 添加了更多新的功能借以协助用户获得更高的设计效率，例如新版本增加了 3d 视图 功能，版图翻转功能，还有新的 drc 检查等。 1. 增强的圆弧编辑功能：新版本中的 slide 命令可以支持圆弧调整，这样用户就可以编辑带弧形的连线，例如改变现 有圆弧的半径，将正切链接改成弧形，自动选取或者保留一个或两个圆弧，调整引脚或者过孔的直连线等。 2. 群连线生成功能： 群连线功能可以使用户在一片空白区域开始一组连线，用户可以设置连线的数量、连线的宽度、 线间距等。 3. 过孔观察器：新版本在过孔列表对话框中支持图形显示功能，用户可以直接看到过孔的一些相关信息。颜色设置， 是否可见以及数据提示等都可以在显示窗口中控制。 4. 3d 视图：新版本的 3d 显示环境支持多种过滤选项，相机视图，图形显示选项（实体、透明、线框风格）。用户可 以通过鼠标控制显示的缩放，翻转等。3d 视图功能也支持预选模式，使得观察高密度过孔结构和版图绝缘层成为 可能。 5. 设计翻转：在 orcad pcb editor 16.3, 用户可以从底层的角度来观察真个 pcb 设计，翻转功能不仅仅用于观察 版图，一些修改功能同样可以再这种模式下完成，例如移动丝印等。当翻转模式激活时，版面上会有提示符显示当 前所处模式。 6. 焊盘进入增强：新版本对焊盘连线功能做了增强，新的 pad entry 功能可以在圆形，方形以及椭圆形焊盘上工作， 使得焊盘连线不会产生锐角。 7. 设计效率提升：orcad pcb editor 16.3 在设计效率方面的改进主要体现在：容许多边形的窗口选择，定制化的数 据提示信息，任意两个元件之间的距离测量。 8. 原点显示：新版本提供了一个全新交互命令用来协助用户定位制图原点,制图原点也可以再图表中显示出来。 9. 助焊层间距检查：助焊层间距检查可以确保在焊接时有足够的安全间距，放置器件之间的短路情况发生。cadence orcad release 16.3 新特性发布者：：admin 发布时间： ： 14:34 浏览次数： ：8569orcad pcb 软件是一项完备高效的电路设计解决方案，从原理图 capture 到最终的 gerber 输出都能胜任。为了 能够顺利满足各种工程需求，电子工程师及 pcb 工程师需要性能强大的集成工具，可以无缝的完成整个电路设计 流程。而 orcad 无疑是非常合适的工具，设计技术可以提供一项高度集成的从前端到后端的设计能力，以及模拟/ 数字信号仿真、布局布线技术等性能去提升工程师的工作效率，缩短产品上市时间。对于 16.3 版本来讲，orcad 开发人员主要在以下四方面做了很多突破： 可用性， 性能， 设计流程， 可扩展性。 新版本在 cadence orcad capture 和 cadence orcad pcb editor 有很大的改进，就像对 cadence pspice a/d and cadence orcad signal explorer 的大改进一样。目标只有一个，提升工具的整体性能表现，协助用户获得更高的设计效率，使得每个用户 都从 orcad 的技术中受益。 cadence orcad capture & cadence orcad capture cis orcad capture 16.3 在继续不断的提升产品的效率，设计了新的人际交互界面，引入 3d 封装视图，全新的自动 连线功能还有支持 tcl/tk 的增强的脚本编辑功能。 cadence orcad capture cis 16.3 版本则在包含 cadence 而 orcad capture 所有功能亮点的基础上，提供了对于 cis 相关数据更多的控制和显示功能。 1. 自动连线功能：orcad capture 16.3 提供了自动连线的功能，用户只要选择需要连接的元件引脚，程序会自动在 这些引脚上生成连线，大大提高了设计效率。 2. 页间导航功能：在 orcad capture 16.3 中,用户可以放置分页连接符，新版本的导航功能可以跟踪整个设计中信号 的传递走向。 用户可以通过浏览列表选择并高亮自己关注的信号。 3. 用户界面美化：orcad capture 16.3 的用户可以改变连线或者网络的颜色、样式、或者线宽，一个层次模块的颜 色，嵌入一个实体或者图片的连接，以及在页面上摆放椭圆型弧线和多点式贝塞尔曲线。30 / 334. orcad pcb 编辑器的 3d 封装视图功能：新版本提供了封装的 3d 显示功能。3d 显示功能同样可以显示引脚的标 号和名称，同时还可以对封装做不同角度的旋转，还有一个 3d 测量个工具可以完成 x,y,z 三个轴向上的测量功能。 5. 脚本支持：orcad capture 16.3 引入了 tcl/tk 脚本功能，它可以容许用户通过命令提示区执行一个指令，这个 指令还可以存储或者稍后重现。这样就可以使用户针对不同应用制定不同的操作命令了。 6. pcb 流程增强：orcad capture 16.3 提供了一种新的锁定技术和报警信息过滤特性。元件锁定特性容许用户在交 互操作时暂时在原理图或者 pcb 版图中锁定元件。报警信息过滤特性容许用户忽略在生成 pcb 网表时产生的众多 电气约束。 7. 电气约束： orcad capture 16.3 的 drc 检查功能已经把物理约束 （physical rules） 规则和电子约束 （electrical rules） 规则分开。这样用户就可以单独进行两种约束检查。 8. 检查并保存：新版本在 file 这个菜单栏中加入了“check and save”这样一个按钮，他可以直接对整个项目做 drc 检查，并且保存工程文件，简便而且快捷。 9. 电源引脚网络指定： orcad capture 16.3 加入了一个新的电源引脚指定功能，它可以容许用户指定为显示电源引 脚所属电气网络，对于多引脚器件非常实用。 10. bom 表增强：实用 orcad capture cis 16.3, 用户可以在生成 bom 表的时候输出 cis 配置中设定的相关域，使 得 bom 表更加个性化。 同时,用户可以设置这些数据的显示方式,水平或者垂直显示,用户也可以指定输出子项的个数. 11. 变体设计：新的变体设计性能添加了一项显示变体设计元件的功能，但是变体设计中涉及的不需要的元件的使用数 量会显示为 0，以示区别。 cadence pspice a/d pspice a/d release 16.3 为用户提供了一个全新的波形显示环境， 伴随着可用性的进一步提升， 新版本在光标支持、 新仿真模型方面都做了很大的改进。cadence pspice advanced analysis 包含了 ad 部分的所有亮点。 1. 曲线编辑的弹出窗口: 新版本将曲线编辑相关的命令归为一个命令组，用户在选中一条曲线后，右键单击即可调出 所有和曲线编辑相关的命令。 2. 更容易的曲线属性编辑：通过弹出式菜单窗口。用户可以更容易的去编辑曲线的颜色，样式，线宽，还有符号，是 的不同曲线之间更加容易辨认，同时这个弹出式窗口也使得用户更容易去隐藏或者显示所有的曲线。 3. 色彩控制：用户可以控制波形窗口、栅格、坐标轴的背景色和前景色。 4. 设置光标的宽度和颜色：新版本可以使用户设置光标的水平和垂直宽度以及两个光标的颜色，还有光标测量的小数 点精度。同时，新版本可以同时对多条曲线或者显示窗口使用光标来进行测量，而光标显示窗口可以显示不同曲线 的测量值。 5. 导出及拷贝光标测量数据： pspice a/d 16.3 的用户可以导出光标信息到一个(.csv)文件中，这个文件中不同信息 以逗号隔开，该文件可以 通过很多种工具打开，列入 excel 等，用户也可以直接拷贝选中的光标信息，并且直接 把他粘贴到各种文本编辑器中。 6. 可停靠的光标显示窗口：在 pspice a/d 16.3 中，光标窗口是可以任意停靠的，用户可以按照自己的需求将它摆放 在自认为最方便的地方。 7. 曲线信息输出：用户可以很轻易的将曲线信息输出到一个 csv 文件中个，该文件将信息用逗号分隔开，以便于用 户通过其他工具读取。加快了.dat 文件的导入与导出速度，在以前的版本中，软件只对大于 2g 的数据文件进行了 一些速度提升，而在新版本中，对于所有大小的数据文件的读取速度都有了很大的提升。 8. 高亮显示功能：在 pspice a/d 16.3 中，电路描述文档和输出文档的语法都用易读的颜色标记出来了,用户也可以设 置它们自己喜欢的语法表示颜色。 9. 新设计模板： pspice a/d 16.3 自带了一组新的设计模板，包含了常用的基本电路和 smps 的拓扑，设计模板覆 盖了模拟、数字、混合电路等，设计者可以使用模板作为一个新的仿真设计的起点。 10. 新器件模型： 新版本增加了至少 330 个新的模型，分类如下： pwm 模型 ldo 模型31 / 33
稳压管模型 玻璃钝化齐纳管 cadence orcad pcb editor 新版本的 orcad pcb editor 添加了更多新的功能借以协助用户获得更高的设计效率，例如新版本增加了 3d 视图 功能，版图翻转功能，还有新的 drc 检查等。1. 增强的圆弧编辑功能：新版本中的 slide 命令可以支持圆弧调整，这样用户就可以编辑带弧形的连线，例如改变现 有圆弧的半径，将正切链接改成弧形，自动选取或者保留一个或两个圆弧，调整引脚或者过孔的直连线等。 2. 群连线生成功能： 群连线功能可以使用户在一片空白区域开始一组连线，用户可以设置连线的数量、连线的宽度、 线间距等。 3. 过孔观察器：新版本在过孔列表对话框中支持图形显示功能，用户可以直接看到过孔的一些相关信息。颜色设置， 是否可见以及数据提示等都可以在显示窗口中控制。 4. 3d 视图：新版本的 3d 显示环境支持多种过滤选项，相机视图，图形显示选项（实体、透明、线框风格）。用户可 以通过鼠标控制显示的缩放，翻转等。3d 视图功能也支持预选模式，使得观察高密度过孔结构和版图绝缘层成为 可能。 5. 设计翻转：在 orcad pcb editor 16.3, 用户可以从底层的角度来观察真个 pcb 设计，翻转功能不仅仅用于观察 版图，一些修改功能同样可以再这种模式下完成，例如移动丝印等。当翻转模式激活时，版面上会有提示符显示当 前所处模式。 6. 焊盘进入增强：新版本对焊盘连线功能做了增强，新的 pad entry 功能可以在圆形，方形以及椭圆形焊盘上工作， 使得焊盘连线不会产生锐角。 7. 设计效率提升：orcad pcb editor 16.3 在设计效率方面的改进主要体现在：容许多边形的窗口选择，定制化的数 据提示信息，任意两个元件之间的距离测量。 8. 原点显示：新版本提供了一个全新交互命令用来协助用户定位制图原点,制图原点也可以再图表中显示出来。 9. 助焊层间距检查：助焊层间距检查可以确保在焊接时有足够的安全间距，放置器件之间的短路情况发生。orcad 和 allegro 区别 11:05:59| 分类： 默认分类|字号 订阅 cadence 公司旗下有两个产品链，一个是 ic 产品，一个是 pcb 产品。pcb 产品又分成 po 系列和 ps 系列，po 就是 orcad 系列，ps 是高端系列，有的人称其为 allegro 系列，其实并不准确。 cadence 公司在收购 orcad 之前， 它的原理图工具叫 concept hdl， pcb 工具就是 allegro， 也就是 pcb editor， 另外还有 si 工具（做信号完整性分析的）。 orcad 旗下有三个工具，原理图工具 caputre cis，原理图仿真工具 pspice ad 和 pspice aa，还有一款 pcb 布局布线工具 layout（plus）。 cadence 收购了 orcad 之后，就完全将 orcad 的 capture cis 和 pspice 与自身的产品做了无缝整合而摒弃了 orcad 以前的 layout（plus）。目前 cadence 的 allegro 已经完全作为 pcb 布线工具整合到 orcad 系列中。（到 这里，你可以明白，为什么 ps 系列不能简单的叫做 allegro 了吧）。 那么，orcad 系列和 ps 系列到底区别在哪里呢 1、 核心产品是一样的。 orcad 的原理图是 capture cis， 里面的原理图有两个， ps 一个就是 cadence 以前的 concept hdl，还有，就是 capture cis，不过在 ps 里面，名称改为 design entry cis；orcad 的 pcb 布局布线器是 pcb edior，ps 系列里面的也是两者核心是完全一样的；orcad 的原理图仿真工具是 pspice ad 和 pspice aa，ps 系 列也是，不过在 ps 系列里，把 pspice ad 和 pspiceaa 整合成一个产品包，并改名为 ams simulator. 2、ps 系列里面分成三个等级，l，xl 和 gxl，就像衣服的大小号一样，号越大，功能越强，当然价格肯定也越贵 了。 l 也好，xl 也好，gxl 也好，原理图工具 capture cis 是没有任何区别的，而 pspice 功能不分等级，都是一 样的。32 / 333、 orcad 系列和 ps 的 l 等级产品， 除了有两点差别外， 其余完全一样。 差别一， 系列的 license 可以运行 capture l cis 或者 concept hdl，两者选其一，而 orcad 系列是不能运行 concept hdl 的。对于那些只用 capture cis 做 原理设计的人，肯定不计较这个差别了； 差别二，l 系列可以结合高端物理规则约束器和 si l 使用，当然，前提 是， 你还得购买 performance option 和 si l 工具才行， 值得说明的是， cadence 已经将 si 整合到 orcad 系列中， 只是这里的 si 功能比起 ps 系列的 si 要少些。 orcad 与 allegro 能否同时装在一台电脑上呢 可以的，我就是装了二个，安装后，在《开始-程序》菜单里会有一个程序《cadence spb switch release》，可 以作二者之间的使用切换。33 / 33&&&&
06:47:10 09:53:15 18:09:42 10:35:55 10:35:41 10:25:10 10:25:07 10:11:07 10:25:57 08:01:13